基于FPGA的时间间隔测量模块设计

随着半导体技术、嵌人式技术和EDA技术的不断发展，数字设计技术将逐步取代模拟技术。而FPGA技术是数字技术的最新研究成果，利用FPGA技术进行数字电路的设计是必然趋势。电子工艺技术的不断改进使得FPGA的成本不断降低，用FPGA进行数字电路的设计具有开发周期短、成本低、电路设计简单的特点。由于生产FPGA的各大厂家在工艺上不断提升技术，使得FPGA的市场迅速扩大。

　　1 基本设计原理

　　图l为时间间隔测量系统框图。

　　图l中，FPGA模块作为整个时间间隔测量模块的核心器件，当有启动信号时，经光电耦合器进行电平转换，得出5 V的数字信号。此时，FPGA向时间间隔测量程序发送数字信号1通知，时间间隔测量程序开始测量，当光电耦合器件再次收到信号时，此信号可以设置为停止信号，此时FPGA向时间间隔测量程序发送停止信号，得到两个信号间的间隔数据，FPGA根据经验进行分析判断测量数据是否为正确数据。若为正确测量数据，FPGA向STC单片机发送中断信息，通知STC单片机进行数据的读取。此时，STC单片机向FPGA发送控制信号，FPGA根据STC单片机发来的控制信号进行识别，根据控制信号有序地向STC单片机进行数据传输。FPGA采用A1tera公司的EPlC3T10017器件进行硬件设计，采用A1-tera公司开发的Quartus II进行软件设计。

　　2 系统硬件设计

　　系统硬件设计是整个系统的骨架，是数字电路设计的核心部件。所有程序代码都在FPGA内部运行，但是要使FPGA能够正常运作，需要架构一些基本的硬件支撑FPGA小型系统。

　　时间间隔测量系统的硬件设计主要包括：信号接口、电源、时钟等模块。

　　1)信号接口电路 信号接口电路主要用于接收外部输入信号并进行电平转换，以使协处理器得到稳定电平的信号，起到保护协处理器的作用，并起到外部电压波动的抗干扰作用。

　　2)电源 为使仪器直接与外部的市电220 V相接。这里外部电源采用开关电源220 V转换5 V，内部电源采用5 V转换3．3 V电源模块和5 V转换1．5 V电源。整个仪器的内部工作电压为5 V、3．3 V和1．5 V 3种电压模式。

　　3)时钟 时钟模块是协处理器够正常工作的保证，同时也是测量仪获取时间间隔的重要依据，本设计计数功能模块采用脉冲计数法来获取时间间隔，设计时需要考虑校准时钟，以便定期对时钟进行校准。

　　整个硬件电路原理设计如图2所示。