PLD设计速成(4)-采用VerilogHDL输入三人表决器

PLD设计速成(4)-采用VerilogHDL输入三人表决器,第1张

  下面仅把和VHDL不同的详细写下,相同或基本相同的就一带而过:

  (1)打开MAX plusII

  (2)新建

  新建一个verilog-HDL文件(Text Editor File类型)

  (3)输入设计文件

  其中SW12,SW13,SW23为中间变量

  module majority_voter(SW1,SW2,SW3,L1,L2);

  output L1,L2;

  input SW1,SW2,SW3;

  and(SW12,SW1,SW2);

  and(SW13,SW1,SW3);

  and(SW23,SW2,SW3);

  or(L2,SW12,SW13,SW23);

  //SW12、SW23、SW13是中间变量

  not(L1,L2);

  endmodule

  (4)保存文件

  保存为majority_voter.v,注意AutomaTIc Extension选.v

PLD设计速成(4)-采用VerilogHDL输入三人表决器,PLD设计速成-VerilogHDL输入,第2张

 

  并把文件设为当前工程(同前)

欢迎分享,转载请注明来源:内存溢出

原文地址: http://outofmemory.cn/dianzi/2484381.html

(0)
打赏 微信扫一扫 微信扫一扫 支付宝扫一扫 支付宝扫一扫
上一篇 2022-08-04
下一篇 2022-08-04

发表评论

登录后才能评论

评论列表(0条)

保存