高速串行信号分析需要真正意义的长存储_技术

高速串行信号分析需要真正意义的长存储

抖动分析和眼图测试已成为分析高速串行链路的重要手段，也成为评估高端示波器的重要参考。

当使用示波器进行抖动测试时，高速采集内存长度是示波器进行抖动测试的关键指标。高速内存长度不仅决定了一次抖动测试中样本数的多少，还决定了示波器能够测试的抖动频率范围。这是因为所有的抖动都具有不同的频率分量，其通常从DC直流到高频部分。示波器单次采集时间窗口的倒数即表明了抖动测试的频律范围。例如，你用一个具有 20G 采样/秒(S/s)的采样率和 1M采样内存的示波器捕获一个 2.5Gbps 信号，那么你的示波器屏幕上就能捕捉到50 微秒长的一段波形，意味着你能捕获到一个频率为 20kHz的低频抖动周期。同样的，对于20GS/s采样率100M存储深度（如力科的SDA6000AXXL），则可以捕获到200Hz的低频抖动周期。

而传统示波器设计时采用将高速采集前端(多达80颗ADC)和高速内存在物理上用一颗SoC芯片实现，由于有太多功能在一个芯片内部，导致片内高速内存容量的限制(在40GS/s下一般小于2M)，只能测量到20KHz以上的抖动，并且当需要测试低频抖动时，无法对内存扩展升级。对于大多数应用，测试和分析200Hz到20KHz范围内的抖动信息非常重要。为了弥补这种设计结构的缺陷，这类示波器会采用外部的低速存储器弥补片内高速内存，但外部存储器不能在高采样率下工作，一般只能提供2GS/s，无法提供有意义的抖动测试结果。例如，当使用40GS/s实时高速采集时，512K内存一次采集数据量仅为12.5us，只能测试频率范围为80K以上的抖动。在各种串行总线和时钟抖动测试中都很难满足测试要求。

在眼图测试中，由于力科率先采用的软件时钟恢复（CDR）技术已成为行业标准，在高速串行总线大行其道的今天，需要示波器有更强的数据处理能力对大量的数据样本做实时的眼图分析。比如，对PCIE-G2等眼图分析都需要一次对1百万个UI的数据进行测量，并非所有厂商的示波器都能像力科示波器一样能对所有捕获到的数据样本做实时的、动态的眼图测量。例如，T公司的示波器如需对一百万个UI的数据做眼图就只能借助sigtest软件来完成，因为它默认每次只能对12K UI做眼图，我们知道用sigtest做眼图的效率是很低的，对于定位问题及调试而言并不是很好的工具。

例如，对于PCIE-G2的眼图测试，一个UI = 1/(5 Gb/s) = 200 ps，捕获连续的1个million UI的数据样本即200微秒, 在40GS/s的采样率下，需要的存储深度达到8M，遗憾的是，这个数据量的处理会导致T公司的示波器崩溃死机的！这也是为什么T公司的示波器默认的一次只做12K UI眼图的原因，这也是在做高速串行信号眼图测量时T公司的示波器只相当于一个昂贵的“数据采集卡”，而眼图的测试必须要借助于sigtest软件来完成的原因。图15是T公司内部的一份文档对这个问题作了说明。