在PADS logic 中原理图同步PCB
查看文档是不是设计文档的名字,若不是需要更改
具体设置
设置完成,发送网表到PCB中
会d出这样的txt文件,里面会标记错误等信息
PADS layout中会出现原理图中所有器件的封装形式,需要对其进行分散 *** 作,方便调整位置
最后的布局结果
欢迎分享,转载请注明来源:内存溢出
在PADS logic 中原理图同步PCB
查看文档是不是设计文档的名字,若不是需要更改
具体设置
设置完成,发送网表到PCB中
会d出这样的txt文件,里面会标记错误等信息
PADS layout中会出现原理图中所有器件的封装形式,需要对其进行分散 *** 作,方便调整位置
最后的布局结果
欢迎分享,转载请注明来源:内存溢出
评论列表(0条)