n沟道FET晶体管箝位原理图

MAX4885E的DDC开关还为此类应用提供了一个附加功能：电压箝位。来自显示器的DDC电压通常通过2.2kΩ电阻上拉到+5V (图2)。DDC驱动器不允许出现如此高的电压，一般只允许最大+3.3V的电压。DDC信号兼容于I²C标准，开关两侧都有上拉电阻。开关本身由一对n沟道晶体管组成。


图2. n沟道FET晶体管箝位原理图

由于体二极管的影响，n沟道FET只能通过约0.7V以内的栅极电压。当电压接近栅极电压时，由于偏置电压不够大，沟道电阻增大。而开关两侧均上拉到各自的供电电压时，n沟道几乎完全箝位。可以传输接近地电位的信号，开关很容易下拉。如果+5V侧信号范围为：0.5V至4.8V，则3.3V侧的信号摆幅为0.5V至3.3V，如上图(左侧)。