兼容多种运算核心　HSA架构提高处理器能源效率

　　异质运算架构（HSA）将有助实现高效能、低功耗处理器设计。随着HSA标准和软体解决方案日益成熟，处理器研发人员将能利用此技术促进系统单芯片（SoC）内部的异质核心协同运作，并透过软体将复杂任务分配至最合适的运算单元，进而兼顾高运算效率和低能源消耗。

　　异质运算的时代终于来临，恰好能够解救处理器设计者脱离为迎合摩尔定律的28奈米（nm）新制程成本增加问题。处理器设计师不必只是仰赖昂贵的低功率电晶体，而是可以透过系统架构改善，将软体工作负载分配至不同异质运算单元，藉此协助降低能源消耗。

　　业界大厂合力推动　HSA技术受瞩目

　　近年来，处理器能源效率的进步，多半是因为朝小型化半导体制程的迅速发展，随着制造技术的推陈出新，每一电晶体的成本不断提高，异质系统架构（Heterogenous System Architecture， HSA）等替代技术因此而崛起。

　　不同于仰赖相同通用中央处理器（CPU）核心的同质处理器架构，HSA连结多种运算核心，如CPU、绘图处理器（GPU）、数位讯号处理器（DSP）、现场可编程闸阵列（FPGA）及固定功能硬体等，各类核心针对不同类型的应用工作负载而优化。

　　由超微半导体（AMD）、安谋国际（ARM）、ImaginaTIon、联发科、高通（Qualcomm）、三星电子（Samsung Electronics）与德州仪器（TI）等所设立的“HSA基金会”，旨在确保应用程式能够将任务分配至对于特定工作负载具有最高电源效率的超微次世代绘图核心（GCN）运算单元，藉此妥善管理应用程式执行。HSA基金会建立一套连接异质运算核心的开放标准，让各家业者得以各自发展支援共同软体基础架构的解决方案，从而实现具有高效能及高电源效率的异质应用。

　　同时支援x86/ARM架构　HSA实现跨平台设计

　　超微半导体于2014年初发表A系列加速处理器（APU）--Kaveri，可支援HSA功能。软体业者能够利用该系统，设计出广泛部署支援HSA之应用程式所需的软体开发工具。

　　HSA 的重要特性之一是能跨平台支援x86产品及安谋国际架构产品，并具备开发系统，可供开发支援HSA中间语言（HSAIL）的编译器及其他工具，促进真正的可携式应用。2014年6月首次公开发布HSA系统架构规格（暂定为版本1.0）后，现已有更多软体开发团队能够得知HSA的详情，进而利用更为简单的 HSA异质运算编程模型开发出新的节电演算法。

　　由于目前系统效能扩展受限于电力消耗，超微半导体已着手研发支援高度平行任务，可于 CPU与GPU间无缝平移的异质运算形式。这项技术创新构成HSA的基础，带来加强能源效率，同时提升效能并维持可编程性的契机。而要整合CPU与GPU 于同一芯片，关键就在于GPU的设计。

　　每单位能源消耗所完成的工作是通用的能源效率指标。举例来说，一台笔记型电脑的效率越高，就能让使用者以越少的电池耗电量及越低的发热程度完成相同任务。就行动运算而言，美国能源之星计画（United States Energy Star Program）制定一套典型耗能的合理概算标准；特别的是，这套标准是以“短期闲置”电力为主要依据。

　　一般而言，存取文件或打开网页之后，使用者会花时间检视结果。这样的闲置期间在现代系统中可能短如按键输入之间或影片讯框之间的间隔，这段时间处理器会进入低耗电状态。因此，超微半导体将运算能力除以标准能源使用，定义为其行动装置芯片的通常使用效率。例如，将两台效能相近的笔记型电脑相较，使用者必然偏好电池续航力较长的机种。同样地，若将两台电池续航力相同的笔记型电脑相较，使用者必然也会倾向选择效能较高且反应速度较快的那一台。这两种情况都能透过标准使用能源效率指标具体呈现。

　　超微半导体计画于未来6年之内将标准使用能源效率提升二十五倍，且已委托市场分析公司TIrias Research技术分析师就此目标加以评估，并为超微半导体所做研究的结果统整成一份技术白皮书，公布于TIrias Research网站。

　　为达成二十五倍如此积极的目标，超微半导体将广泛运用各种资源，除着重架构、设计及软体等方面之外，还将辅以矽晶圆制程技术。具体而言，超微半导体将聚焦于以下三大面向：

　　．智能即时电源管理的改善

　　这些改良有助于降低闲置耗电，并发挥快速完成工作以更快回复低耗电状态的“加速进入闲置模式（Race To Idle）”优点。

　　．强化异质运算能力

　　HSA能够帮助APU提升一般工作负载效能（如以PCMark 8 v2.0等产业标准为基准测试所示），以及新兴的视觉导向互动工作负载（如自然使用者介面连同影像及语音辨识）。

　　．高电源效率实施的创新

　　透过运用如先进功率闸控、低电压 *** 作等技术以及进一步整合系统组件等做法，提升APU矽智财（IP）效率。

　　Tirias Research指出，将降低闲置耗电及智能化电源管理所达成的节电功效，同时与异质运算效能提升和程序改善相结合。超微半导体应能达成在2014？2020年之间实现二十五倍标准使用能源效率改善的目标。

　　超微半导体的智能电源管理以专用晶粒控制器追踪功耗、温度及各主要组件活动情形，使APU进一步提升效率。这种功率微控制器就像是“APU交响曲”的指挥，在正确的时间将处理重点导向正确的位置，其可快速回应热事件，控制器能够快速分配电力到CPU的特定部位，以发挥最大效能与效率。另外，也能判断各单元何时最无活动现象，并将其运作降低至最小状态或将之完全关闭。

　　处理元件若能以最短时间完成工作，然后进入最深休眠状态，即达到其最大能源效率。这种“加速进入闲置模式”行为对于网页浏览、文件编辑和相片编辑等多数消费者导向任务都很有助益。协调GPU与CPU的使用能够使APU更快完成任务，然后降低功率、减少总耗能（能量=功率×时间）。此一耗电状态过渡时间应极短，使单元尽快降低功率，让处理器能够在使用者进行按键输入或影片讯框之间，就可进入闲置状态。