Nios II处理器内核详解

　　电子发烧友网核心提示：与其他软核处理器相比，世界上越来越多的设计人员使用了Nios® II嵌入式处理器，该处理器一直是FPGA和HardCopy® ASIC设计的业界标准处理器。NiosII系列嵌入式处理器目前由三种处理器内核构成，提供常用指令集架构，每一种内核都针对特定的价格/性能点进行了优化，由相同的软件工具链提供支持。

　　设计人员可以从以下内核中进行选择：

　　Nios II/f内核：快速实现性能关键的应用

　　Altera专门设计了Nios® II /f“快速”处理器以提高性能。性能超过了300 MIPS* （*Dhrystones 2.1基准测试），它非常适合性能关键的应用，以及代码或者数据量较大的应用，例如运行全功能 *** 作系统等。

　　Nios II /f内核由Nios II 嵌入式设计包（EDS）提供支持，它包括基于Eclipse的Nios II 集成开发环境（IDE）。

　　Nios II /f内核具有：存储器管理单元（MMU）、存储器保护单元（MPU）、高级异常支持、单独的指令和数据缓冲（512字节至64 Kbytes）、可访问高达2 Gbytes的外部地址空间、可选用于指令和数据的紧耦合存储器、六级流水线，提高了每MHz的MIPS* （*Dhrystones 2.1基准测试）、单周期硬件乘法和桶形移位寄存器、硬件除法选项、动态分支预测、256条定制指令和数量不限的硬件加速、JTAG调试模块、可选JTAG调试模块增强功能，包括硬件断点、数据触发器和实时跟踪等。

　　对于具有数字信号处理（DSP）模块的Altera® 器件系列，Nios II/f内核还提供其他功能，实现更好的性能。在这种情况下，Nios II/f内核提供硬件乘法电路，实现单周期乘法运算。乘法单元也可以用作单周期桶形移位寄存器。Nios II/f内核提供可选除法电路，以加速除法运算。

　　为进一步提高性能，在Altera的高性能FPGA或者HardCopy® ASIC中实现Nios II/f内核。

　　Nios II/e内核：经济型

　　Altera专门设计了Nios® II/e“经济型”处理器内核，占用最少的FPGA逻辑和存储器资源。现在免费提供，不需要许可，带有Quartus® II 软件9.1以及更高版本。Nios II/e内核与同类型的8051体系结构具有相同的成本，但是性能更高，200MHz时，达到30 DMIPS，占用的逻辑资源少于700个逻辑单元（LE）。

　　Nios II嵌入式设计套件（EDS）支持该内核，它包括基于Eclipse的Nios II 集成开发环境（IDE）。

　　Nios II/e内核具有：高达2 GB的外部地址空间、JTAG调试模块、不到700个LE便实现了系统、可选的调试增强功能、256条定制指令。

　　Nios II/e内核针对价格敏感的应用进行了优化，例如汽车电子、工业和消费类市场等。该内核一般与Altera的低成本FPGA和HardCopy® 产品一起提供。

　　Nios II/s内核：标准型

　　Altera专门设计了Nios® II/s“标准型”处理器内核，这一小型处理器内核保持了较好的软件性能。Nios II/s内核针对价格敏感的中等性能应用进行了优化，包括那些代码和数据量较大的情况，例如运行完整 *** 作系统的应用。

　　Nios II嵌入式设计套件（EDS）支持该内核，它包括基于Eclipse的Nios II 集成开发环境（IDE）。

　　Nios II/s内核具有：指令缓冲、高达2 Gbytes的外部地址空间、可选的指令紧耦合存储器、5级流水线、静态分支预测、硬件乘法、除法和移位选项、256条定制指令、JTAG调试模块、可选的JTAG调试模块增强功能，包括硬件断点、数据触发和实时跟踪等。

　　针对含有数字信号处理（DSP）模块的Altera®器件系列，Nios II/s内核提供更多的功能和性能支持，Nios II/f内核含有硬件乘法电路，实现3周期乘法运算。乘法单元还可以用作单周期桶形移位寄存器。

　　注意：关于Nios II处理器内核的技术细节，请参考【 Nios II内核详细实现 】。

——电子发烧友网整理，转载请注明出处！！！