简介
本文介绍一种新的方法,这种方法可以从RTL设计环境中,自动生成一个芯片设计的门级波形,而不需要事先建立门级的环境。这种新的波形生成使用降低门级功耗的方法,通过使用Springsoft 和Cambridge Silicon Radio公司已建立电力评估流程与工具的相关EDA技术,完成评估与建立时间,可以从原先耗费的几个星期,缩减至几个小时之内。这项重大的功耗降低与设计生产力的增加,使得CSR分析电源功耗的特性,相比实际上可能使用的传统、高效率的门级分析,在设计流程方面会显得更早一些。此外,新方法产生的波形,跟那些门级仿真的波形相同(或几乎相同)。因此,该设计可以分析并优化迭代整个综合设计流程,使得许多早期的检测与电力解决问题变得更加的容易。本文主要论述:
1 功率分析与挑战
2 新的自动门级波形生成方法
3 Springsoft公司的SiloTI™可视自动化系统
4 分析结果
功率分析与挑战
一个减少功耗分析成本的方法,是使用寄存器传输级(RTL)设计。尽管相比起门级分析,实现起来会更加的快捷与容易,但是受到器件合成、地点,综合线路等许多变数的影响,
RTL设计的准确性仅仅只是有限的20%~25%。这些变量包括合成器的各种会话时间限制,以及RTL设计的实现选择。例如,使用特殊电池或者时钟树插入技术。因此,RTL分析不足以通过微调,来达到一个复杂超大规模集成电路低功耗设计的目标。这比较适合功率特性的设计修改和跟踪趋势的对比。然而,这对于相关产品设计与生产来讲,仍然不够精确,特别是一些必须要符合严格电源规格的特殊设计。
有几种方法可以用来精确地估计功率消耗。一种共同的做法是在同一路由表中,通过发送端和路由表结合使用,全注释模拟来估计真实情景,使用标准或非标准延迟格式(SDF)。在这种方法中,所有的时钟树和导线电容应被重视纳入为最准确的估计方式,这种方法需要造就门级的设计环境。
欢迎分享,转载请注明来源:内存溢出
评论列表(0条)