台湾新竹--(BUSINESS WIRE)--(美国商业资讯)--ASIC设计服务暨IP研发销售厂商智原科技(Faraday Technology CorporaTIon,TWSE:3035)今日推出Low-DPPM通用方案,支持各种应用领域ASIC芯片采用更经济省时而非车规的作法下,达到低故障失效率的量产质量与高可靠度的规格需求。
智原除了已有符合汽车电子协会AEC车规的Zero-DPPM解决方案,也藉此经验提供客户适用于非车用领域的Low-DPPM通用解决方案。该服务在产品规格确认初期,即针对低DPPM目标需求建构涵盖设计、制造及测试的方案。其测试方案依据测试与检视模型,确保芯片在各阶段流程通过严格的测试条件;最后并导入多项分析与诊断方法,例如利用加压筛选出早期的缺陷品,协助客户实现量产品的低故障失效率目标。
智原科技营运副总经理王志恒表示:“智原的Low-DPPM通用方案已通过量产验证,成功为客户在多项工业领域与消费领域ASIC产品上,以更经济有效的方式达到低DPPM的需求。我们拥有超过26年的ASIC芯片设计服务经验,并持续优化从设计、整合、制造到测试端的质量管理,以提供客户领先业界的高质量及高可靠度方案。”
欢迎分享,转载请注明来源:内存溢出
评论列表(0条)