高速PCB电路的阻抗控制设计

阻抗控制目的:

为了最小化反射的负面影响，一定要有解决办法去控制它们。本质上，有三个方法可以减轻反射的负面影响。

第一个方法是降低系统频率以便在另一个信号加到传输线上之前传输线的反射达到稳态，这个对于高速系统通常是不可能的，因为它需要降低 *** 作频率，成为低速系统。

第二个方法缩短PCB走线以便反射在短时间达到稳态，这也是不实际的因为通常这样做会增加PCB板层，成本提高很多。此外缩短走线在某种情况下在物理上也是不可能的。

第三个方法就是在传输线的两端用等于线的特征阻抗的阻抗端接传输线以排除反射。

阻抗控制目的:

控制信号传输路径特征阻抗保持恒定，反射系数为0，意味着传输路径上没有反射，这种情况就称为阻抗匹配。此时信号将理想地传递到终端。

PCB迹线阻抗控制:

组件自身可以显示特性阻抗，因此必须选择PCB迹线阻抗来匹配使用中的所有逻辑系列的特性阻抗（对于 CMOS 和TTL，特性阻抗的范围是 50 到 110 欧姆）。为了最好地将信号从源传送到负载，迹线阻抗必须匹配发送设备的输出阻抗和接收设备的输入阻抗。

如果连接两个设备的的PCB迹线的阻抗不匹配设备的特性阻抗，在负载设备可以进入新的逻辑状态之前将会发生多次反射。结果将可能导致高速数字系统中的切换时间或随机错误增加。为此线路设计工程师和 PCB设计厂商必须仔细指定迹线阻抗值及其误差。

所以阻抗控制技术在高速PCB设计中显得尤其重要。阻抗控制技术包括两个含义：①阻抗控制的PCB信号线是指沿高速PCB信号线各处阻抗连续，也就是说同一个网络上阻抗是一个常数。②阻抗控制的PCB板是指PCB板上所有网络的阻抗都控制在一定的范围以内如20~75Ω。线路板成为“可控阻抗板”的关键是使所有线路的特性阻抗满足一个规定值，通常在25欧姆和70欧姆之间。