文中介绍的就是一种以三个芯片级联而成的差分运算放大器,该运放能实现窄脉冲小信号放大,脉冲的上升沿可以达到50ns.
1 设计目的
根据项目需要,本次设计的差分运算放大器是用于放大检波器输出的信号的,由于接收机接受的信号是小信号脉冲调制,因此设计的运放必要能够放大小信号窄脉冲。因为在小信号情况下,检波器输出为毫伏级别,而指标要求输出在-2~+2V之间,所以设计的差分放大电路放大倍数约100倍。
2 设计思路
由于此次设计的运放是为了放大脉冲信号的,所以必须要考虑脉冲信号上升沿的问题,如果上升沿时间太大会导致脉冲信号的失真,因此设计的最初就是要限定脉冲信号上升沿时间T<50ns.由于脉冲信号的带宽和上升沿存在如下关系:F×T=3.5(F表示带宽),可知上升沿时间越小,带宽就越大,当上升沿时间T=50ns时。带宽就要达到70MHz.因为运放的带宽和增益成反比,如果只使用一级运放,在达到要求带宽的同时增益就达不到要求的100,因此本次设计的运放采用两级放大结构,每级放大10倍。
3 相关电路
从以上分析可知本次运放电路采用两级结构。第一级首先对基带信号进行差分放大,芯片选择AD公司的ADA4817-1和ADA4817-2,第一级放大电路如图1所示。
第一级放大所用的芯片ADA4817-1(单通道)和ADA4817-2 (双通道)FaSTFET放大器是单位增益稳定、超高速电压反馈型放大器,具有FET输入。这些放大器采用ADI公司专有的超高速互补双极型(XFCB)工艺,这一工艺可使放大器实现高速和超低的噪声(4nV/√Hz;2.5 fA/√Hz)以及极高的输入阻抗。
将第一级输出的信号进行二次放大,第二级放大选择AD公司的AD8009芯片。图2所示是第二级放大电路。
第二级放大所用的芯片AD8009是一款超高速电流反馈型放大器,压摆率达到惊人的5 500 V/μs,上升时间仅为545ps,因而非常适合用作脉冲放大器。
此外为了防止自激,在两级放大的中间连接了一个10Ω电阻。图3是差分运放的整体原理图。
欢迎分享,转载请注明来源:内存溢出
评论列表(0条)