SK海力士与Invensas签订新的技术协议 冲击16层堆叠内存

SK海力士与Invensas签订新的技术协议 冲击16层堆叠内存,第1张

2 月 13 日讯,SK 海力士宣布,已经与 Xperi Corp 旗下子公司 Invensas 签订新的专利与技术授权协议,获得了后者 DBI Ultra2.5D/3D 互连技术的授权。

据了解,DBI Ultra 是一种专利的裸片 - 晶圆(die-wafer)混合键合互连技术,使用化学键合来连接不同的互联层,无需铜柱和底层填充,不会增加高度,从而大大降低整体堆叠高度,释放空间,可将 8 层堆叠翻番到 16 层堆叠,获得更大容量,每平方毫米的面积里可以容纳 10 万个到 100 万个互连开孔,相比每平方毫米最多 625 个互连开孔的传统铜柱互连技术,可大大提高传输带宽。

DBIUltra 使用化学键合来连接不同的互联层,也不需要铜柱和底层填充,因此不会增加高度,从而大大降低整体堆叠高度,释放空间,可将 8 层堆叠翻番到 16 层堆叠,获得更大容量。

虽然它要使用新的工艺流程,但是良品率更高,也不需要高温,而高温正是影响良品率的关键因素。

和其他下一代互连技术类似,DBI Ultra 也灵活支持 2.5D、3D 整合封装,还能集成不同尺寸、不同工艺制程的 IP 模块,因此不但可用来制造 DRAM、3DS、HBM 等内存芯片,也可用于高集成度的 CPUGPUASICFPGA、SoC。

比如 3D 堆栈内存方案,可以是 4 层的 DRAM,可以是 4/8/12/16 层的 HBM2/HBM3 并在底部整合逻辑电路

比如 3D 集成方案,可以上方是 4-16 层堆叠 HBM、下方是 CPU/GPU/FPGA/SoC 等逻辑单元。

比如 2.5D 集成方案,可以在基板上一边是 4-16 层堆叠 HBM 并通过逻辑电路接入基板,另一边则是 CPU/GPU/FPGA/SoC 等逻辑单元直接以 DBI Ultra 互连的方式接入基板。

欢迎分享,转载请注明来源:内存溢出

原文地址: http://outofmemory.cn/dianzi/2511599.html

(0)
打赏 微信扫一扫 微信扫一扫 支付宝扫一扫 支付宝扫一扫
上一篇 2022-08-05
下一篇 2022-08-05

发表评论

登录后才能评论

评论列表(0条)

保存