英特尔联合创始人戈登摩尔早在 1965 年就描述了一个被称为摩尔定律(Moore’s Law)的“加速变化”的例子。
简而言之,这是“观察到的高密度集成电路中的晶体管数量大约每两年翻一番”。尽管某些产品类别的增长率已经放缓,但集成电路行业衡量其技术性能和进步的主要标准仍然是摩尔定律。
前不久,IC Insights 发布了 2020 年版的《McClean 报告》,对于 IC 产业在过去的 50 年中,DRAM,闪存,微处理器和图形处理器如何跟踪 Moore 预测的曲线(图 1)。
图源:IC Insights
在过去的 10 到 15 年中,诸如功耗和与微缩限制相关的挑战等因素已经影响了某些 IC 产品的晶体管增长率。例如,在 2000 年代初期,DRAM 晶体管的数量以每年约 45%的平均速度增长,但在 2016 年出现的 16Gb 代次中,其速度下降到约 20%。一年前,三星开始批量生产 12Gb DRAM 和 8Gb 芯片。JEDEC 仍在最终确定的 DDR5 标准包括单片 24Gb,32Gb 和 64Gb 设备。
到 2012 年左右,闪存密度的年增长率一直保持在 55%-60%,但此后一直保持在每年 30%-35%。对于传统的 2D 平面 NAND 闪存,2020 年 1 月可用的单个芯片的最高密度为 128Gb。对于 96 层四级单元(QLC)器件,目前 3D NAND 芯片的最大密度为 1.33Tb。QLC 与新的 96 层技术相结合将使 3D NAND 在 2020 年达到 1.5Tb 密度,而 128 层技术将催生 2Tb 芯片。
截止到 2010 年,英特尔 PC 处理器中的晶体管数量每年以大约 40%的速度增长,但是在随后的几年中,这一比例下降到一半。该公司服务器 MPU 的晶体管数量增加在 2000 年代中期至后期暂停,但随后又开始以每年约 25%的速度增长。英特尔在 2017 年停止透露晶体管数量的详细信息。
自 2013 年以来,用于 iPhone 和 iPad 的 Apple A 系列应用处理器的晶体管数量以每年 43%的速度增长。该比率包括 A13 处理器及其最新的 85 亿个晶体管,这是最新的指标。预计在 2020 年上半年,苹果将推出基于新 A13X 处理器的 iPad Pro。
Nvidia 的高端 GPU 的晶体管数量非常多。与微处理器不同,GPU 及其高度并行的结构不包含大量的缓存。Nvidia 的一些最新 GPU 是专门为 AI 和机器学习设计的神经网络处理单元(NPU)。
永远不能低估 IC 行业创新突破技术障碍的强大动力,但是关于 IC 设计和制造的方式正在发生一些非常戏剧性的变化。尽管阻碍下一代发展的某些障碍看起来像是高墙,而不是一般的障碍,但摩尔定律仍然在整个集成电路行业中占有一席之地。
欢迎分享,转载请注明来源:内存溢出
评论列表(0条)