Xilinx演示 56G PAM4 收发器技术迎接下一代以太网部署

Xilinx演示 56G PAM4 收发器技术迎接下一代以太网部署,第1张

  2016年3月14日,中国北京——全可技术和器件的全球领先企业赛灵思公司 (Xilinx, Inc. (NASDAQ:XLNX)) 今天宣布运用四级脉冲幅度调制 (PAM4) 传输机制并采用 56G 收发器技术开发了一款16nm FinFET+ 可编程器件。针对下一代线路速率,PAM4 解决方案是业界公认的最具可扩展性的信令协议,其能够将现有基础架构的带宽提升一倍,从而助力推动新一轮光互联和铜线互联以太网的部署。赛灵思正在推广与展示超越一般PM4可用性的 56G 技术创新,协助培训供应商和生态系统成员,使其为相关技术转型做好准备。

  赛灵思公司 SerDes 技术部副总裁 Ken Chang 指出:“我们的客户早已翘首期盼如何加速下一代应用,这让我们认识到现在必须提升大家对 56G PAM4 技术解决方案的认知度,从而帮助他们更好地推进自身设计转型。我们也很高兴能够藉此展示我们的技术。”

  随着云计算、工业物联网软件定义网络等趋势的持续发展, 不断加速并推动着对无限带宽的需求,技术创新必须扩展支持 50G、100G、400G 端口以及 Tb 接口,以在不增加单位比特成本和功耗的同时最大化端口密度。标准化线路速率对满足上述不断发展的下一代带宽要求至关重要。在光互联论坛 (OIF) 和电气与电子工程师学会 (IEEE), 赛灵思在56G PAM4 标准化工作中发挥着领导作用。赛灵思所开发的 56G PAM4 收发器技术突破了传统以线路速率传输数据的物理局限性,解决了插入损失和串话等问题。该技术支持芯片与芯片、模块、直联线缆或背板等应用的铜线和光学互联,支持实现超越Tb级以上线路卡、400G乃至 Tb 机架背板的下一代系统设计。

  台积公司 (TSMC) 北美副总裁 Sajiv Dala 指出:“台积公司与赛灵思联手打造16nm FinFET+ PAM4 器件。这一突破性的收发器技术是我们与赛灵思长期良好合作的又一里程碑。我们将共同朝向高性能计算迈进,也期待着赛灵思3月下旬的领先技术展示。”

  赛灵思将于2016 年 3 月 22-24 日在加利福尼亚州阿纳海姆举行的 OFC 展会上展示 56G PAM4 收发器技术(届时欢迎光临我们的展台:3457)。
 

欢迎分享,转载请注明来源:内存溢出

原文地址: http://outofmemory.cn/dianzi/2539036.html

(0)
打赏 微信扫一扫 微信扫一扫 支付宝扫一扫 支付宝扫一扫
上一篇 2022-08-05
下一篇 2022-08-05

发表评论

登录后才能评论

评论列表(0条)

保存