介绍TLVDS解串器的偏移容限用来表示其抖动容限。应用笔记3821:Skew Margin Measurement for 4-Channel (3 Data Channels Plus Clock Channel) LVDS Serializers/Deserializers 演示了利用串行器以及LVDS链路测量偏移容限的方法。本应用笔记介绍了如何采用一个解串器测量偏移容限,所提供的测试过程适用于任何LVDS解串器。
接收偏移容限(RSKM)RSKM是指解串器可以正确采集LVDS输入数据的有效时间窗口。为了在数据位周期内(单位间隔或UI)采集数据,需要由LVDS输入时钟产生一个定时选通信号。理想情况下,该选通信号位于数据脉冲的中间,因此最大RSKM靠近LVDS数据位周期的一半。然而,在很多非理想情况下,内部和外部条件会降低定时容限,使其接近采样窗口的关闭点,从而产生数据“误码”。
下面列出了限制RSKM的芯片组内部参数:
- 解串器内部选通不确定,与数据建立和保持定时要求有关
- 发送脉冲位置变化,即串行器输出的各数据位相对于串行器LVDS时钟的位置有变化
- 电缆偏移
- 码间干扰(ISI)
- 从串行器传递到解串器的并行输入时钟抖动
- 采用短的、单位长度偏差(10–20ps/ft)较低的高质量电缆。注意,通道的总偏移还包括连接器和PCB布线产生的偏移。高质量连接器以及良好的电路板布线(例如匹配的布线长度)仅增加少量的偏移,甚至可以避免偏移。
- 采用短电缆、直流平衡模式以及线路均衡器将ISI的影响降至最低。
- 给串行器提供低噪声输入时钟有助于改善数据/时钟的抖动指标,并保持良好的偏移容限。同时,良好的传输线端接可避免反射,保持信号完整性,降低偏移。
Tektronix® CSA8000或类似数字示波器
Tektronix P6248差分探头
Tektronix 1103 TEKPROBE BNC™电源
SMA电缆
直流电源
测试步骤
- 将解串器配置为直流平衡模式。图1给出了交流耦合配置,图2则给出了时钟和数据之间的时序关系。
图1. 直流平衡模式下,MAX9242/44/46/54解串器的交流耦合配置
图2. 直流平衡模式下,解串器串行输入时钟和数据之间的时序关系
- 采用相同长度的电缆将Agilent 8133A脉冲发生器通道1的差分输出连接至4通道解串器(MAX9236、MAX9244等)的RxIN0-和RxIN0+输入。按照下列步骤正确配置:
- 选择32MHz的时钟频率
- 选择脉冲模式
- 采用11.1%占空比(1/9)
- 选择COMP按键(信号兼容)
- 使用下列信号电平:高 = 1.5V,低 = 1.0V (直流失调 = VCM = 1.25V)
- 将Aglient 8133A脉冲发生器通道2的差分输出连接至解串器的RxCLKIN+至RxCLKIN-输入。采用相同的信号电平,重复步骤2a–2e。
图3给出了按照步骤1–3所述方法得到的数据和时钟信号波形。
图3.按照测试设置步骤1–3产生的数据和时钟信号波形
- 使用采样示波器配合差分探头测量时钟。随后,将同一个探头连接至差分数据输入以进行如下测量:
- 图4给出了时钟和数据头部错位的情况。理想情况下,时钟和数据相交于差分地电平。如果不是这样,则延迟数据使其与时钟对齐,请使用Aglient 8133A脉冲发生器通道2的“延迟”选项。通常叫做“延迟偏差”。
图4. 时钟与数据错位/偏差
- 监视解串器的RxOUT0引脚。正常工作条件下,该引脚应为VCC。
- 增加数据延迟,同时采用万用表监视RxOUT0电平。记录RxOUT0信号由1变为0时的延迟值。记为:“+delay”。
- 接着,降低延迟至负区域,再次记录RxOUT0由1变为0时的延迟值。记为:“-delay”。
- “+delay”减去延迟偏差,即为“RSKM-”。“-delay”加上延迟偏差,记为“RSKM+”。图5给出了RSKM-和RSKM+相对于解串器内部选通信号的范围。
- 理想情况下,RSKM+和RSKM-应相等;然而,实际情况中两者通常不同。注意RSKM+和RSKM-越接近相同的数值,器件的偏移容限就越好。
图5. RSKM+、RSKM-和选通信号的关系
- 图4给出了时钟和数据头部错位的情况。理想情况下,时钟和数据相交于差分地电平。如果不是这样,则延迟数据使其与时钟对齐,请使用Aglient 8133A脉冲发生器通道2的“延迟”选项。通常叫做“延迟偏差”。
欢迎分享,转载请注明来源:内存溢出
评论列表(0条)