作者:Steve Leibson, 赛灵思战略营销与业务规划总监
针对赛灵思7系列All Programmable devices、Zynq SoCs和UltraScale FPGA的Vivado设计套件2014.3包含了大量加强和性能改进。这儿有一些:
如果你正在寻找更多的性能,你会发现新版本中显著提高的平均Fmax
如果你想要更好的QoR,你可以发现大量减少了RTL和HLS流中的片上资源消耗
如果你想要更快的运行时间,你会发现在Vivado 2014.3中多核CPU的支持和物理优化可以多线程进行
如果你想要更简单的AXI4集成,你会找到全自动化的方法,通过将线接在一起连接不同的AXI4总线(内存映射VS流)
如果你想要统一的模拟环境,它有。
此外,还有一份《超快速嵌入式设计方法指导》UG1046
欢迎分享,转载请注明来源:内存溢出
评论列表(0条)