在传统的高速链路SI仿真中,使用3D电磁场仿真工具仿真传输线往往会产生规模大、效率低、精度差等问题,因此除了过孔、连接器等关键不连续结构外,剩余的长传输线部分通常会使用2D的仿真器代替,该仿真结果在10GHz以下一般可以满足精度要求。但随着链路的传输速率越来越高,特别是当链路速率达到14Gbps甚至25Gbps时,传输线的截面结构、弯曲方式等对链路阻抗的影响变得不可忽略,需要对传输线结构进行3D电磁场仿真来提取足够精准的无源仿真模型。
HFSS默认的自适应网格划分对大而均匀或是小而精细的结构均有较好的效果,但长直传输线同时具备了规模大,尺寸精细的特点,在网格划分时不容易做到精度和效率的兼顾,需要手动设置网格划分规则。
下面,对HFSS使用不同的网格划分规则时的应用进行分析。
1.无限制自适应网格划分
使用HFSS建立1inch长的带状线仿真模型,如图1,仿真端口均为WavePort;Mesh算法为TAU/Tolerant,对网格尺寸无限制;仿真解析频率为15GHz,最大Delta S为0.02,最小Converged Passes为2;仿真求解器为2阶直接求解器,仿真频率为0.1~20GHz,线性步长为10MHz;其他设置参数为HFSS默认。为了让传输线的损耗仿真结果更加精确,在仿真中设置了铜表面粗糙度,模型为Huray模型[4],Nodule Radius为0.05um,Hall-Huray Surface RaTIo为2。(该设置为下文中所有仿真的默认设置)
图1 传输线结构的HFSS仿真模型
仿真与测试的S21插入损耗与相位的对比结果如图2,红色曲线为仿真结果,蓝色区曲线为测试结果,其中损耗结果的偏差较大,约为10%。
图2 1inch传输线损耗与相位的仿真与测试结果
TDR的仿真与测试结果对比如图3,红色曲线为仿真结果,蓝色曲线为测试结果,绿色虚线为设计参考值。由于PCB生产工艺只能保证阻抗偏差小于±10%,因此以设计参考值作为阻抗仿真的评定标准。由图可得,使用无控制自适应Mesh算法得到的阻抗结果偏差约为1~2Ohm。
图3 TDR阻抗特性的仿真与测试结果
自适应算法在相位仿真上结果较为准确,但在损耗与阻抗的仿真中,无限制的自适应算法的偏差较大,需要进一步控制网格划分方式,提高仿真精度。
2.导体表面网格尺寸限制的网格划分
对与导体表面相连的网格最大尺寸或网格最大数量进行限制,传输线导体的网格最大尺寸分别限制为5H、3H、2H、H、1/2H、1/3H、1/5H,对这7组条件分别进行仿真,最终不同条件下S21插入损耗与相位(如图4)和TDR损耗曲线(如图5)的对比结果。随着网格限制尺寸的逐渐减小,传输线损耗也会逐渐减小,相位基本无变化,阻抗会逐步增大,但损耗与阻抗均会随着限制尺寸减小而逐渐收敛。当网格限制尺寸小于1/3H时,仿真结果与收敛结果接近一致,精度提升不再明显。
图4 导体表面网格尺寸限制下损耗和相位仿真结果
图5 导体表面网格尺寸限制下阻抗特性仿真结果
欢迎分享,转载请注明来源:内存溢出
评论列表(0条)