Xilinx可编程逻辑器件设计与开发(基础篇)连载36:Spartan

Xilinx可编程逻辑器件设计与开发(基础篇)连载36:Spartan,第1张

第10章 PlanAhead工具应用

PlanAhead具有以下功能。

I/O引脚规划。

RTL开发和分析。

综合和实现。

设计分析。

静态时序预估。

时序约束编辑器。

强大的布局规划。

基于块的逻辑设计。

值得一提的是,PlanAhead已经集成于ISE 11.x中,包括综合前引脚规划——I/O pin planning(Pre-Synthesis)、综合后引脚规划——I/O pin planning(Post-Synthesis)、综合后区域/引脚/逻辑规划——Floorplan Area/IO/Logic(Post-Synthesis)和实现后时序分析/设计规划——Analyze TIming/Floorplan Design(Post-ImplementaTIon),它替代了以前常用的PACE和Floorplanner工具。

10.1 PlanAhead开发流程

如图10-1所示,PlanAhead设计流程主要包含三个部分,分别是基本设计流程、实验流程和设计分析/布局规划流程。下面分别简单介绍。

基本设计流程(Base Flow):此流程允许设计者导入RTL源文件,再对其进行综合、实现和结果分析。如果希望进行设计分析和布局规划,就要使用设计分析与布局规划流程。

实验流程(Run ExperimentaTIon Flow):设计者可以应用不同的设计策略,使用多种综合、实现属性的组合,尝试进行多个综合或实现过程。PlanAhead工具提供了多种不同的实现策略,它也允许设计者自定义策略。例如,设计者可以在综合阶段指定面积优化、速度优化,或者功耗优化策略,运行多个综合过程,产生不同综合策略下的综合结果,再对其进行分析。设计者也可以在实现阶段,通过设置不同的翻译、映射、布局布线属性,产生多种实现结果。

设计分析与布局规划流程(Analysis & Floorplanning Flow):PlanAhead可以对综合后网表进行分析,对逻辑资源、引脚进行布局规划,还可以将ISE的实现结果导入PlanAhead进行分析和布局规划。

Xilinx可编程逻辑器件设计与开发(基础篇)连载36:Spartan,PlanAhead设计流程,第2张

图10-1 PlanAhead设计流程

下面会对各种设计流程做详细的介绍。

10.2 PlanAhead输入、输出文件

PlanAhead的输入文件:

RTL Source File:源文件,包括Verilog/VHDL等。

Xilinx Cores (NGC / NGO):Xilinx核网表文件。

XST Constraint Files (XCF):XST约束文件。

I/O Port Lists (CSV):I/O引脚列表文件,CSV格式。

I/O Port Lists (HDL - Verilog or VHDL):I/O引脚列表文件,HDL格式。

Top-Level Netlists (EDIF):顶层网表,EDIF格式。

Module-Level Netlists (EDIF):模块网表,EDIF格式。

Top-Level Netlists (NGC):顶层网表,NGC格式。

Constraint Files (UCF / NCF):约束文件,UCF/NCF格式。

Xilinx ISE Placement Results (NCD/XDL):Xilinx ISE布局结果,NCD/XDL格式。

Xilinx TRCE TIming Results (TWX/TWR):时序分析报告。

PlanAhead输出报告:

I/O Pin Assignment (CSV):I/O引脚约束文件,CSV格式。

I/O Pin Assignment (RTL - Verilog or VHDL):I/O引脚约束文件,HDL格式。

Log File (planAhead.log):PlanAhead日志文件,包含了运行PlanAhead命令产生的信息内容,可以运行Window→View Log File打开此文件。

Journal File (planAhead.jou):Tcl命令文件。

Error Log Files (planAhead_pidxxxx.debug & hs_err_pidxxxx.log):错误日志文件。

DRC Results (results_x_drc.txt):DRC文本文件。

TimeAhead Results (Excel file):时序规划文件。

Netlist Module, Pblock, and Clock Region Statistics Reports:网表模块、物理块、时钟域统计报告。

SSN Analysis Report:SSN分析报告。

WASSO Analysis Reports:WASSO分析报告。

PlanAhead环境设置信息:

View Display Options File (planAhead.ini &
.patheme):显示PlanAhead初始化文件,PlanAhead工具的显示属性等设置保存在此文件中。

Window Layout Files (.layout):PlanAhead的窗口布局配置文件。

Shortcut Schema (default.xml):PlanAhead的快捷键定义文件。

Strategy Files (.psg):PlanAhead实现策略配置文件。

PlanAhead项目数据文件:

Project Directory (
):项目路径,保存PlanAhead项目文件、项目数据文件和ISE实现结果。

Project File (
.ppr):项目文件,保存PlanAhead状态,项目的网表信息以及各种布局规划信息保存在其中。

Project Data Directory (
.data):项目数据路径,包含了项目中的所有规划信息(Floorplan)和与网表相关的数据。

欢迎分享,转载请注明来源:内存溢出

原文地址: http://outofmemory.cn/dianzi/2582698.html

(0)
打赏 微信扫一扫 微信扫一扫 支付宝扫一扫 支付宝扫一扫
上一篇 2022-08-08
下一篇 2022-08-08

发表评论

登录后才能评论

评论列表(0条)

保存