超级接面功率MOSFET结构 有效提升系统效率和功率密度

通过对同步交流对交流(DC-DC)转换器的功耗机制进行详细分析，可以界定必须要改进的关键金属氧化物半导体场效晶体管(MOSFET)参数，进而确保持续提升系统效率和功率密度。

分析显示，在研发功率MOSFET技术的过程中，以往常见以QG和QGD(即RDS(on)&TImes;QG和RDS(on)&TImes;QGD)为基础的因子(FOM)已无法满足需求，若坚持采用固定因子，将可能导致技术选择无法达成优化。通过此次分析的启示，工程师们已定义一套FOM以应用于新的低压功率MOSFET技术研发。由此产生的30伏特(V)技术以超级接面(SuperjuncTIon)为基础概念，是DC-DC转换器的理想选择；相较于横向和分裂闸极沟槽MOSFET等竞争技术，该技术可同时提供特定的低RDS(on)、QG、QGD、QOSS和高度闸极回跳抑制。

MOSFET损耗问题加剧　催生新功耗分析技术 

多相同步降压转换器是微控制器(MCU)以及其他运算密集型集成电路(IC)，如数字信号处理器(DSP)和绘图处理器(GPU)供电的拓扑结构选择。在同步降压转换器内，两个功率MOSFET串联形成半桥结构。高处的MOSFET做为控制单结型FET；低处的MOSFET则为同步FET。 

此电路拓扑演变的关键点在于2000年时，引进PenTIum 4微处理器以及相关的ATX12V电源规范，其中的功率轨(即转换电压)从5伏特提高至12伏特，以达成微处理器需要快速增加电流的要求。因此而产生的工作周期变化使得功率MOSFET在性能优化方面发生重大变革，并全面采用QGD×RDS(on)和QG×RDS(on)等效益指数作为功率MOSFET的性能指针。然而，过去10年以来，特定尺寸产品中此类FOM和RDS(on)已降低约十倍，QG和QGD已不再是影响功率MOSFET功耗的主要因素。 

就控制FET而言，MOSFET封装和印刷电路板(PCB)联机的寄生电感所产生的功耗可能超过由QGD产生的损耗。降低寄生电感的需求推动Power SO8封装的普及化，并使整合动力的概念于2002年产生，即将控制和同步FET与MOSFET驱动器整合于四方形平面无接脚封装(QFN)中，此概念于2004年获英特尔(Intel)DrMOS规范采用。 

为解决功率MOSFET多面性的损耗问题，一系列日趋复杂的运算方式和效益指数逐被提出。在功耗机制研究领域中，最被看好的技术是利用如TSuprem4和Medici等TCAD工具制作详细的行为模型，并结合详细的电路仿真(如PSpice)，进而产生详细的功耗分析结果。虽然此方法可针对不同的功耗机制进行深入分析，但分析结果需转换成一套以MOSFET参数为基础的FOM，以用于新技术的研发。 

确认效益因子有助技术优化 

为使DC-DC转换中采用的MOSFET技术达成优化，首先需确定对目标应用的性能造成影响的关键组件参数为何。通过功耗机制分析得出的这些参数通常为一组关键效益因子(性能指针)，在确认任何效益因子的有效性为实际限值(如可用尺寸和成本)时，功耗分析所采用的假设前提相当重要。表1列出了用于新的功率MOSFET技术研发的FOM。

前三项性能指针已广泛用于评估技术的适用性，因此无需多作介绍，其仅用于告知设计工程师需尽可能减少单位面积上的RDS(on)值(即Sp.RDS(on))，以确保芯片在有限的封装尺寸内达成最高的功效。且对于特定的RDS(on)，要尽量降低MOSFET电容CGS和CGD，以达成最低开关损耗。  

第四个FOM为COSS，与降低输出电容有关，其重要性将逐渐增加。原因来自两方面：第一，同步FET的闸极电荷损失已大幅降低，输出电容充放电时产生的电荷损耗水平已大致相当。第二，控制FET的QGD相当微小，以致于影响电压升降时间的因素为电路电感对输出电容进行充电的时间，而非电路提供所需闸控充电的能力。在此请特别注意，表1中未列出储存电荷Qrr，并非Qrr可忽略不计，而是因为采用与上述降低Sp.RDS(on)相同的技术使其获得改善，此技术包含提高单元密度(导因于本体偏置效应)和削减漂移区块等。 

设计一款高性能MOSFET需在特定的参数之间做出权衡。例如，欲改善RDS(on)×QGD，可通过加大单元间距、牺牲Sp.RDS(on)而完成，还可通过增加一个连接源极的闸极屏蔽、牺牲RDS(on)×QOSS而完成。为避免产生不符理想的组件结构，需综合这些FOM。此概念已被应用于生产综合加权同步FET(FET CWS)FOM，即综合考虑闸极电荷和输出电容功耗的效应。此种FOM组合有助于对组件性能做出更精确的评估，此外，通过将转换电压和闸极驱动电压(VIN和VDR)合并后，QG和QOSS的相对重要性取决于应用方式，进而确保改善后的闸极电荷不会对输出电容产生不利影响，反之亦然。