应用于数字中频接收机中大动态范围实时数控AGC电路的设计

引言

在频谱分析仪、中频接收机等诸多仪器中，动态范围是衡量仪器性能的重要指标之一。为了扩大仪器的动态范围，在频谱仪、接收机等仪器中经常采用自动增益控制电路（AGC电路）。AGC电路是一种在输入信号幅度变化很大的情况下，其输出信号幅度可保持恒定或仅在较小范围内变化的自动控制电路。

与模拟AGC相比，数控AGC由于反馈部分的主要功能由数字部分实现，故其AGC控制可以更加容易地得到实现。利用数字信号处理精度高的特点，可以精确地实现数字增益补偿，使系统具有快速收敛和精确地稳态响应等优点。

AGC电路分为非实时和实时两种。前一种电路采用后反馈技术来实现，因此，在有实时性要求的场合不能使用；而后一种AGC电路则采用前馈技术实现，能够实现对信号的实时调理，因而克服了非实时性电路的缺点。在数字化中频频谱分析仪和数字中频接收机等测量仪器中，由于ADC器件存在量化噪声、孔径抖动、差分非线性失真、热噪声等误差，故会造成ADC输入动态范围及有效输出位数的下降，从而限制了仪器的输入动态范围，难以满足设计要求。对于一个14位ADC器件来说，当参考电压为1V时，在理想情况下，其所能转换的信号电平功率为-65 dBm～13dBm，动态范围为78 dB。而在噪声、量化误差等因素的影响下，该范围还会被进一步压缩，从而降低仪器的性能指标。为了保证仪器有更宽的动态范围和更高的幅度精度，本设计采用实时自动量程控制技术，该技术可使ADC转换器工作在最佳状态下，以减少量化误差的影响，提高信噪比，从而得到较大的动态范围。

1 实时数控AGC原理

实时数控AGC电路通常采用前馈式电路结构，以在信号到达ADC器件前完成对其调理。这种电路一般由预选滤波器、放大一抗混叠滤波电路、数控增益放大／衰减电路、模数转换电路、信号幅度提取电路、逻辑规则产生模块和数字增益补偿模块组成，其电路结构如图1所示。其中逻辑规则产生模块和数字增益补偿模块为数字信号处理部分，可在FPGA器件内部实现。

前端模拟混频后得到的中频信号首先经过一组单极点滤波器（包含LC滤波器、晶体滤波器）来滤除带外信号，然后通过选通再输出到信号幅度提取电路和放大-抗混叠电路。抗混叠滤波器能够更有效地滤除带外信号，避免采样频谱混叠。该电路一般具有多个极点，所以有显著的群时延特性，对于一个快速上升的中频模拟信号，经过抗混叠滤波器后，通常会产生时延，这个时间可以换算为多个采样时间间隔。而延迟可使信号在送入ADC之前有充裕的时间被数控增益芯片放大／衰减，以适应ADC器件的工作范围。信号幅度提取电路先提取输入信号的幅值，然后再经过量化后，被转换为档位信息，再通过逻辑规则产生模块根据档位信息配置数控增益芯片进行放大／衰减。当输入信号幅度较大时，逻辑规则产生模块应立即减小增益，以防止ADC器件过载；而当输入信号幅度长时间保持较小时，逻辑规则产生模块才会增加增益，这样可减小输入信号有效噪声，提高ADC的输出有效位数（ENOB）。同时，采样之后的数字增益补偿模块则根据档位信息提供的补偿值相应地调节采样数据，以实时补偿前端模拟电路的增益，从而准确恢复出输入的模拟中频信号幅度。

2 实时AGC电路的关键技术

实现实时AGC电路的关键在于抗混叠滤波器的设计、逻辑规则产生模块的设计和数字增益补偿模块的设计。

设计中，AGC的实时性体现在两个方面，首先是对输入信号的实时放大／衰减，设计可采用前馈式电路结构，并将信号分为两路进行处理，通常需要在放大-抗混叠滤波电路的延迟时间段内完成对信号的档位信息判断及控制自动增益放大／衰减芯片增益的改变，从而实现对输入信号的实时放大／衰减；其次是利用数字电路对数据后处理的能力来实时完成数字增益补偿。

对于前者，其关键在于抗混叠滤波器的设计。抗混叠滤波器的作用有二，其一是滤除带外信号，防止频谱混叠；其二是产生一定时间的延迟。一般将抗混叠滤波器设计成低通或者带通滤波器，并采用模拟器件电感和电容搭建而成，这样就会产生固定时间的延迟。要实现对输入信号的实时放大／衰减，就要精心设计并利用这个延迟时间，在延迟时间内同步地完成一系列检测、控制及计算工作，包括用信号幅度提取电路得到输入信号的包络电平功率，用逻辑规则产生模块并通过包络电平功率的量化值判断出档位信息，再根据档位信息生成各个档位的电压增益值，同时配置数控增益放大／衰减器对信号进行放大／衰减。

而对于后者，其关键在于数字增益补偿模块的设计。当逻辑规则产生模块生成档位信息后，可根据档位信息计算出每一个档位的补偿值，然后将其送入数字增益补偿模块。数字增益补偿模块利用该补偿值对ADC转换后的结果进行补偿，从而得到输入信号的幅度值。流水线型ADC器件转换 *** 作存在的固定延迟时间一般为采样周期的固定倍数，所以，在数字增益补偿时，不能出现对信号的误补偿，以防止补偿后的信号发生畸变，因而要求时间同步。在数字逻辑中，时间同步或延迟的控制较容易实现，可用D触发器或者计数器来实现延迟，这样延迟时间也容易控制。

要得到输入信号的准确幅度值，在数字增益补偿模块中仅采用移位是不行的，还需要在移位的基础上进行校准，其原因有两条，第一：由于在前端电路中模拟器件固有缺陷的存在导致了中频信号在经过调理电路后存在一定的电平误差，因此，在数字增益补偿时，需要校准这个误差；第二：对数字信号左移／右移一位，相应的功率电平将放大／衰减6 dB。所以，移位只能实现6 dB整数倍增益的补偿，而不能实现其它增益值的补偿。此外，在加入自动增益放大／衰减后，系统动态范围将增加，故需要考虑信号表征的问题，通过对ADC转换后的数据进行位扩展能有效地解决这个问题。

在整个实时AGC电路中，逻辑规则产生模块将起到纽带作用，它是电路的控制核心，因此，采用数字电路实现可对其他电路进行控制。根据包络幅度量化值，该模块可产生档位信息并计算出每一档位的放大／衰减增益值和补偿值，同时配置数控增益放大／衰减器以调节增益，同时提供补偿值至数字增益补偿模块。AGC电路对信号进行放大／衰减实质上是对信号的动态范围进行某种“映射”。根据输入信号的大小可将其划分为不同的档位，自动增益控制的作用是将不同档位的信号加以放大／衰减，并将各档输入信号范围均“映射”到ADC器件最佳工作范围内，其映射关系如图2所示。在对信号进行分档时，要考虑“映射”后的信号范围应匹配ADC器件信号的输入范围，所以，分档不宜选择过少，并且，同一档位信号大小也不能相差太大，以防止“映射”后的信号落在ADC最佳工作范围之外。

图2中，DRh，DR1，DR2，DR3，DR4，DR5和DR1是分别对应不同输入信号的功率电平值，Dh和D1对应ADC器件最佳工作范围的最大和最小功率电平值。

3 设计与实现

图3所示是一种应用于数字中频接收机的大动态范围实时数控AGC电路的原理框图。

射频信号经前端混频处理后可输出21．4 MHz的模拟中频信号，该中频信号的功率电平范围为-80 dBm～20 dBm。经过预选滤波器，该中频信号将分别被送入到抗混叠滤波电路和信号幅度提取电路。设计中，在对信号进行幅度提取前，应先对信号进行不同增益的放大，增益分别为0 dB和40 dB，经放大后的信号可送入峰值包络检波器中得到幅度值，从而完成信号幅度的提取。之后，可用分辨率比较低的ADC器件对幅度值进行量化，当输入信号比较大时，可根据0dB通道的量化值得到档位信息；而当输入信号比较小时，则可根据40 dB通道的量化值得到档位信息。因此，根据不同增益通道的量化值来判断档位信息的方法极大地丰富了档位信息，进而精确地实现数控增益放大／衰减。

设计可选用AD公司推出的线性数控增益放大／衰减芯片AD8369，并采用两片数控芯片级联的方式对输入信号进行实时放大／衰减，共可得到90 dB的增益调节范围。逻辑规则产生模块可同时控制两片数控增益放大／衰减芯片，以使增益平均分配在两级数控增益放大／衰减芯片上，从而实现增益的粗调和细调。设计时可选用AD公司的14位ADC器件ADS6145来对模拟信号进行量化。

由于ADS6145转换时的参考电压为1 V，故应将该输入信号幅度值尽可能的放大／衰减到略小于1 Vpp。本设计中的具体 *** 作是将每一档位中的最大输入信号功率放大／衰减到12 dBm，这样可以保证ADC工作在最佳状态，以使输出有效位最大。根据以上设计原则，便可以得到具体的分档信息及表1所列的对应放大／衰减量表。

4 结束语

本文采用前馈式电路结构，并利用抗混叠电路的延迟特性实现了对输入信号的实时放大／衰减。同时利用FPGA器件良好的数字特性实现了数控AGC的设计，从而实现了对信号的实时数字增益补偿，有效减少了电路体积。同时，采用两级数控增益放大／衰减器级联和根据两路不同增益通道提取的幅度值来判断档位信息，也提高了实时数控AGC电路的动态范围和整个系统的精度。实验结果表明，该电路能够实现实时AGC的电路功能，并有效扩展了动态范围。