基于FPGA的高阶调制16APSK体制信号的相干解调算法浅析

基于FPGA的高阶调制16APSK体制信号的相干解调算法浅析,第1张

随着无人机、卫星等领域对测控通信对信息传输量的要求不断增加,传输数据率越来越高,在信道带宽一定的条件下,最好使用多进制调制体制。16QAM的频谱利用率为4 bit/s/Hz,是目前常用的BPSK/QPSK体制的4/2倍,在频带利用率和误码率之间得到很好的折衷。考虑到功率利用率、噪声性能与设备复杂度等多方面因素,16APSK(星型16QAM)是一种合适的信号体制。以上需求促进了对该体制解调接收技术的研究以及关键技术攻关。

1 16APSK体制介绍

16APSK体制又称为星型16QAM,不同于一般的QAM信号,它的星座图是由内外2个同心圆组成,通过这样的星座设计,减少了信号的幅度变化,更易于对放大器的非线性进行补偿,适应线性特性不好的传输信道,以获得更高的频谱利用率,也有利于降低解调难度。如果将16个星座点的APSK调制分解为2个独立的8PSK调制,这样形成的APSK星座图是直径不同的2个圆形,得到APSK调制的仿真结果如图1所示。

基于FPGA的高阶调制16APSK体制信号的相干解调算法浅析,基于FPGA的高阶调制16APSK体制信号的相干解调算法浅析,第2张

2 16APSK信号相干解调算法

16APSK信号采用相干算法进行解调,图2所示为16APSK信号相干算法解调框图。从图中可见,涉及到的关键技术和算法有:相干载波恢复算法、定时同步算法、幅值相位判决算法等。

基于FPGA的高阶调制16APSK体制信号的相干解调算法浅析,基于FPGA的高阶调制16APSK体制信号的相干解调算法浅析,第3张

2.1 相干载波恢复算法

采用相干解调算法,需要对载波进行精确的相位同步。同时,考虑到须在较短时间内建立载波同步,采用一种锁相环(PLL)联合基于频率检测环路算法的锁频环(AFC)的结构来做载波恢复。基本结构如图3所示。

基于FPGA的高阶调制16APSK体制信号的相干解调算法浅析,基于FPGA的高阶调制16APSK体制信号的相干解调算法浅析,第4张

载波恢复首先用频率检测环路FD(Frequency Detector)对接收信号进行载波频率恢复,此时环路工作于捕获模式。FD采用了基于最大似然估计的GFD(GardnerFD)简化算法,其频率误差实现公式为:

ε(t)=IFMF×QMF-IMF×QFMF (1)

其中,t为时间,I为同相支路,Q为正交支路。IMF是I经过匹配滤波后的数据,IFMF是I经过频率匹配滤波后的数据,QMF是Q经过匹配滤波后的数据,QFMF是Q经过频率匹配滤波后的数据。由GFD算法得到的频率误差结果经过环路滤波器后去更新NCO频率值。

频率检测器的捕获范围大,但是跟踪精度较差。所以在FD锁定(频率锁定检测到载波频偏小于符号速率的1/1 000时FD锁定)之后,要切换到锁相环上对载波进行精确跟踪。

针对APSK信号载波同步有一些经典算法,如判决引导(DD)算法、极性判决算法等。但都存在不足:DD算法可以稳定跟踪载波,但同步建立时间长、跟踪范围较窄;极性判决算法同步建立时间较短,但跟踪精度没有DD算法好。经综合考虑,本设备采用一种简化星座图(RC-DD)算法。

根据APSK星座特点,对8-8APSK星座进行三次方处理,得到如图4所示星座。可以看到,其星座最外圈8个点相当于8PSK,内、外圆的半径相比更加悬殊。在对其相位同步时,可对内圆的信号点忽略进行粗调,其方法类似于对8PSK进行相位同步,因为只考虑外圆,所以其幅度最大,相当于提高了信噪比。

2.2 定时同步算法

16APSK解调端的定时同步模块包括误差提取和误差校正两个部分,误差提取模块采用Gardner算法,而误差校正通过内插实现。

其中,r为采样点,yI、yQ分别为I、Q支路的内插值。每个符号2个采样点,I、Q两路数据同时参与运算。提取的误差信号送入环路滤波器以滤除噪声的影响。模块利用同步定时误差信号调整下一次进行内插的时刻,使由内插值计算所得的同步误差信号逐渐趋于零。该算法适用于捕获和跟踪两种模式,并且定时误差值与载波相位无关,即符号同步可以在载波相位锁定前达到收敛。

定时同步模块由内插器、时钟误差提取、环路滤波器以及控制器组成。本系统采用多项式内插器实现内插计算。多项内插可视为低通滤波,对其频率响应的要求是:在0~1/(2TS)(TS为采样时刻)的频率范围内具有平坦的响应和线性相位,且能尽可能地抑制信号中的高频分量。通常的内插器有线性、抛物线和三次内插,由于具有高效的Farrow结构,即滤波器系数可以分解为固定系数与误差量的幂次乘积之和的形式,并且内插性能较好,故选用了三次内插器,代价是增加了计算量。其结构如图5所示。其中,C(0)~C(3)为滤波器系数,m为整数倍误差,?滋k为分数倍误差。

基于FPGA的高阶调制16APSK体制信号的相干解调算法浅析,基于FPGA的高阶调制16APSK体制信号的相干解调算法浅析,第5张

软件无线电的数字接收机实现。在本设计中只使用一片信号处理FPGA及CPCI接口FPGA即可完成整个16APSK信号数字接收机。

信号处理FPGA使用Xilinx公司的XC5VLX330,在XC5VLX330芯片上的实现占用了21%的Slice资源、43%的BlockRAM资源。使用CPCI接口FPGA芯片可将解调接收到的基带数据通过CPCI接口传输给与硬件平台连接的工控机平台,完成数据存储、处理等后续工作。图7所示为硬件实测16APSK信号在50 Mb/s码速率下的解调星座图。

基于FPGA的高阶调制16APSK体制信号的相干解调算法浅析,基于FPGA的高阶调制16APSK体制信号的相干解调算法浅析,第6张

本文针对无线测控通信任务中的高速数据传输需求,提出了一种使用高阶调制16APSK体制信号的相干解调算法,给出其工作流程框图,说明各主要模块的设计方法,并给出了在码速率50 Mb/s下的数字接收机的实现结果。该接收机兼顾解调性能与实现复杂度,具有较高的工程应用价值。

欢迎分享,转载请注明来源:内存溢出

原文地址: http://outofmemory.cn/dianzi/2616214.html

(0)
打赏 微信扫一扫 微信扫一扫 支付宝扫一扫 支付宝扫一扫
上一篇 2022-08-10
下一篇 2022-08-10

发表评论

登录后才能评论

评论列表(0条)

保存