高性能ΔΣADC缓解嵌入式转换器的局限性

随着IC技术在提高集成度方面不断取得进步，人们已经开始利用一颗芯片来实现完整的系统，而不再像过去那样采取在电路板上安装分立元件的做法。此类系统的长处是系统成本下降、可靠性提高且外形尺寸减小。IC制造商已经实现了诸如A/D、D/A转换器、基准、运算放大器和温度传感器等部件与微控制器的集成，旨在构成数据采集系统。虽然模拟部件与数字部件的集成具有诸多好处，但是，在关键功能中使用纯模拟芯片将会使性能得以提升。

模数转换器

对于许多应用来说，模数转换器(ADC)是一种至关重要的单元式部件。它们的性能常常决定了系统的性能，而对于下一代产品来说，ADC技术的创新是必不可少的。来自温度传感器、应变仪、压力传感器、血糖测量传感器(这里仅列举少数几个例子)的精准信号均需要高性能ADC。分辨率、噪声、失调、漂移和线性度是决定ADC性能的参数。

过去，ADC无法满足众多精准系统的性能要求。为了降低对ADC的要求，人们在输入信号通路中增设了前端放大器。在ADC之前提供一个数值为100的外部增益将使ADC的噪声、失调和漂移要求下降100(以输入为基准)，但是需要进行精准的模拟前端设计。由外部放大器引起的误差将与输入信号直接相加，这与所采用的增益无关。

12/16位ADC可以很容易地在复杂的数字芯片上使用。外部增益每倍增一次，这些转换器的分辨率就可以增加1位(见图1)。增设外部放大器带来的一个问题是输入范围缩小。具有大失调(修正电压)的信号有可能超出ADC的输入范围。对于性能非常高的系统来说，放大器设计是至关重要的。需要开关电容器(失调和1/f噪声抵消)型架构和低漂移外部电阻器。性能的优劣取决于所用的放大器和电路板布局。

图1：采用外部放大器来提高ADC的分辨率

作为替代方案，也可以采用具有20位或24位分辨率的ADC，从而避免了因使用外部放大器所导致复杂程度的增加。虽然一个直接加至24位ADC的50mV信号只使用了其可用输入范围的1%，但是，在这个微小的范围之内却可以实现16位的精度。

采用传统技术很难实现高于16位的ADC分辨率。例如：逐次逼近(SAR)型ADC的分辨率就取决于片内精准DAC的匹配。即使为了实现16位的分辨率，这种IC技术也需要采用片内修整或校准的方法。闪存、多级、流水线和循环型ADC都有这些局限性。

ΔΣ ADC实现了高分辨率

ΔΣ ADC依据的工作原理是过采样(而不是元件匹配)，旨在实现高分辨率。把多个低分辨率转换周期组合起来，以形成一个高分辨率结果。如图2所示，通过一个1位ADC、一个1位DAC、一个模拟积分器和一个数字滤波器的组合，可获得高于20位的分辨率。乍看起来，这种架构的实现似乎很简单。1位DAC就是一个用于选择GND或Vref的开关，1位ADC是一个比较器，数字滤波器是一个ROM和加法器，而积分器则可采用开关电容器和一个运算放大器来实现。

图2：简单的ΔΣ模数转换器

其明显的简单性以及对失配的耐受性导致人们把ΔΣ ADC与CPU和其他复杂的数字功能集成在单块芯片上。虽然这种标准的单元法(cell approach)实现了单芯片数据采集系统，但是，因数字串扰所引发的问题致使许多设计师采用专用的ADC IC。

ΔΣ ADC的一个关键元件是积分器。该部件的性能决定了总体的噪声、失调、功耗和分辨率。这个部件把一个运算放大器和一个开关电容器网络组合在一起。它能够采用一组采样电容器来同时执行求和、D/A转换和积分 *** 作。

高分辨率ADC最重要的指标之一便是噪声。为了免除外部放大器，需要具有非常低的噪声。例如：如需对取自一个典型标准负载单元(10mV全标度)的50,000个计数进行测量，则ADC的噪声电平必须优于200nV。影响ΔΣ ADC噪声性能的因素有多个。虽然架构折衷决定了理论噪声电平，不过，数字串扰的增加将导致噪声性能的明显劣化。

数字串扰降低了嵌入式ADC的性能

通常，集成电路的数字和模拟单元式部件(晶体管、电阻器和电容器)全部共用一个衬底。当采用NWELL工艺时，该衬底由P型材料制成，并与芯片的地(最低的片内电压)相连。每当执行开关 *** 作时，数字电路都将把电流注入该公共衬底。