Mentor Graphics 发布 Veloce Apps：开启硬件仿真新纪元

　　俄勒冈州威尔逊维尔，2016 年 2 月 25 日 – Mentor Graphics公司（纳斯达克代码：MENT）今天宣布，推出用于 Veloce® 硬件仿真平台的新型应用程序，自此开辟了硬件仿真的新纪元。新型 Veloce Apps包括 Veloce DeterminisTIc ICE、Veloce DFT 和 Veloce FastPath，可以解决复杂 SoC 和系统设计中的关键系统级验证难题。这些应用程序在升级的 Veloce OS3 *** 作系统上运行，而新的 *** 作系统极大加快了设计编译周期、门级流程和结果重新检查（“可见性时间”）。相比以硬件为中心的策略，Veloce OS3 上的 Veloce Apps组合使用可以更快速地向更多工程师提供更丰富的功能。

　　每种新型 Veloce Apps均可解决一项特定验证问题：

　　· Veloce DeterminisTIc ICE 在调试过程中加入了 100%可见性和可重复性，从而克服了电路内仿真 （ICE） 环境的不可预知性，并可使用其他“基于虚拟的”使用模型；

　　· Veloce DFT 可提升流片之前的可测试性设计 （DFT） 验证速度，从而最大程度地降低了灾难性故障的风险，并极大减少了 DFT 插入后验证设计的运行时间；

　　· Veloce FastPath在验证使用更快速的模型的多时钟域的SoC设计中优化硬件仿真性能。

　　这些新型 Veloce Apps已加入 Veloce Power、Veloce Enterprise Server 和其他应用程序中，扩充了可用于 Veloce 硬件仿真平台的软件创新阵容。Mentor 将继续扩充 Veloce Apps库，以引入新方式确保其设计能如期完成并满足其功能和性能规范。

　　Veloce OS *** 作系统为 Veloce 平台增加了软件可编程性和资源管理，使其更容易添加可提高硬件仿真加速投资回报（ROI）的全新使用模型。最新升级的 Veloce OS3 涵盖多项创新：

　　· 集成全新的高性能计算平台，削减 50% 的编译时间。

　　· 更快速的门级流程“即插即用”，能接受平面或层次化设计。此流程可减少编译所需的内存量，从而提高性能。新的流程可以更加轻松地加载和验证门级设计，提高硅保真的可信度。

　　· 结合了从运行时间到调试周期的软件和硬件改进，实现了 200% 的更快可见性时间。

　　这些新型 Veloce 硬件仿真功能展示了当创新软件在功能强大、符合要求的硬件和可扩展 *** 作系统上运行时，相比以硬件为中心的策略，更快地定位设计中存在的风险。硬件仿真已有四十年的发展历史，在开拓主流市场后，Veloce 硬件仿真平台已成为硬件、软件和系统验证流程中的强大资源。

　　“对于Veloce硬件仿真平台，通过基于应用的战略，Mentor将会继续展现其技术领导力，”Mentor Graphics硬件仿真部副总裁兼总经理 Eric Selosse 说道。“这些最新的创新提升了我们客户的整体验证产能。而专注于特定 SoC 和系统级挑战的软件应用程序，也推动着硬件仿真的发展。”

　　关于 Veloce 硬件仿真平台

　　Veloce 硬件加速仿真平台是 Mentor® Enterprise VerificaTIon Platform™ （EVP） 的核心技术。EVP 通过将高级验证技术融合在一个综合性平台中，提高了 ASIC 和 SoC 功能验证的生产率。

　　目前被认为是最通用、最强大的验证工具，项目团队将硬件仿真用于硬件调试、软硬件协同验证或集成、系统级样机制作、低功耗验证和功耗估计以及性能特征表征。

　　关于 Mentor Graphics

　　Mentor Graphics® 是电子设计自动化 （EDA） 领域的技术领导者，为许多公司提供软件和硬件设计解决方案，帮助其更快速且更具成本效益地开发出更出色的电子和机械产品。Mentor Graphics提供了各种创新的产品和解决方案，帮助工程师们解决设计难题，应对日益复杂的电路板和芯片设计。Mentor Graphics 拥有业界最丰富的一流产品组合，也是唯一一家具备嵌入式软件解决方案的 EDA 公司。