Σ-Δ型号ADC拓扑结构基本原理解析

Σ-Δ型ADC是当今信号采集和处理系统设计人员的工具箱中必不可少的基本器件。本文的目的是让读者对Σ-Δ型号ADC拓扑结构背后的根本原理有一个基本了解。本文探讨了与ADC子系统设计相关的噪声、带宽、建立时间和所有其他关键参数之间的权衡分析示例，以便为精密数据采集电路设计人员提供背景信息。

它通常包括两个模块：Σ-Δ调制器和数字信号处理模块，后者通常是数字滤波器。Σ-Δ型ADC的简要框图和主要概念如图1所示。

图1.Σ-Δ型ADC的关键概念。

Σ-Δ调制器是一种过采样架构，因此，我们从奈奎斯特采样理论和方案以及过采样ADC *** 作开始讨论。

图2比较了ADC的奈奎斯特 *** 作、过采样方案和Σ-Δ调制（也是过采样）方案。

图2a显示了ADC以标准奈奎斯特方式运行时的量化噪声。这种情况下，量化噪声由ADC的LSB大小决定。FS为ADC的采样速率，FS/2为奈奎斯特频率。图2b显示的是同一转换器，不过现在它以过采样方式运行，采样速率更快。采样速率提高K倍，量化噪声扩展到K × FS/2的带宽上。低通数字滤波器（通常带抽取功能）可消除蓝色区域之外的量化噪声。

图2a.奈奎斯特方案。采样速率为FS ，奈奎斯特带宽为FS /2。

图2b.过采样方案。采样速率为K × FS。

图2c.Σ-Δ型ADC方案。过采样和噪声整形，采样速率为FMOD = K × FODR。

Σ-Δ调制器多了一个特性，那就是噪声整形，如图2c所示。模数转换的量化噪声被调制整形，从低频移动到较高频率（通常如此），低通数字滤波器可将其从转换结果中消除。Σ-Δ型ADC的噪底由热噪声决定，而不受量化噪声的限制。

采样、调制、滤波

Σ-Δ型ADC使用内部或外部采样时钟。ADC的主时钟(MCLK)常常要先分频，再交由调制器使用；阅读ADC数据手册时应注意这点，并了解调制器频率。传送到调制器的时钟设置采样频率FMOD。调制器以该速率将数据输出到数字滤波器，进而数字滤波器（通常为低通，带抽取功能）以输出数据速率(ODR)提供数据。图3显示了这一过程。