怎样让计算机电源“白金”化_技术

引言

80+和计算机

市场上有一些脉宽调制器(PWM)，其设计目标是用于控制相移、全桥接转换器，而非驱动同步整流器(QE和QF)。工程师们发现他们可以通过PWM控制器的控制信号OUTA和OUTB来控制同步FET，这样便可以在本应用中使用这些控制器。图1显示了其中一款转换器中的一个功能示意图。

图1 同步整流改进型相移、全桥接转换器

问题

通过延迟H桥接(QA、QB、QC、QD)的FET导通，PWM控制器有助于在这些转换器中实现ZVS。FET QA和QB导通和断开转换过渡之间的延迟(tDelay)会使同步FET QE和QF同时断开，从而允许其主体二极管实施上述导电行为。下列方程式较好地估算了续流期间QE和QF的主体二极管传导损耗：

其中POUT为输出功率，VOUT为输出电压，VD为主体二极管的正向压降，而fs为电感开关频率。

QE和QF的主体二极管传导损耗(PDiode)过多会使设计达不到“白金”标准。更多详情，请参见图1和图2。如图所示，OUTA驱动FET QA和QF，而OUTB驱动FET QB和QE。V1为LOUT和COUT滤波器网络输入的电压，而VQEd和VQFd为相应同步整流器QE和QF的电压。

图2 图1所示转换器的时序图

解决方案

若想减少QE和QF主体二极管导电，最好是在QA和QB延迟期间(tDelay) 让这些同步整流器开启。要做到这一点，必须通过其自有输出来驱动FET QE和QF，其中“导通”时间而非同步的“断开”时间会重叠。图3显示了具有6个单独驱动信号(OUTA到OUTF)的相移、全桥接转换器的功能示意图。通过根据QA到QD的边缘，导通和断开OUTE及OUTF，可以产生QE(OUTE)和QF(OUTF)的信号。表1和图4显示了完成这项工作所需的时序。图4所示理论波形表明，这种技术去除了主体二极管导电，其会在tDelay期间两个栅极驱动均为断开时，与图2所示栅极驱动信号一起出现。

表1 OUTE和OUTF导通/断开过渡转换