语音通信系统中嵌入式的设计实现

       1 系统结构及工作事理

　　1．1 系统组成及特点

　　整个通信平台由语音通信措置主板和语音采集回放子板组成。语音通信措置主板搜罗CPU MPC860、FLASH存储器、SDRAM存储器、10／100Mb／s收集接口、RS 232串口、BDM调试接口、Console接口、供电和复位电路及120pin毗连器。通信措置主板的焦点MPC860是Motorola公司的一款由MC68360演变而来的通用单片集成嵌入式微措置器，合用于通信和收集系统。该微措置器内部有两个措置器：PowerPC和32位RISC措置器。PowerPC核同内存打点单元(MMU)、指令和数据Cache一同措置高条理应用，CPM则负责完成低层数据通信。两个措置器首要经由过程共享内存交互。通信措置模块 *** 作SCC，SMC，SPI和I2C串行通道与外部设备通信，其中SCC和SMC撑持时分复用。设计中，SCC工作在QMC和谈Trans-parent Mode。通信措置模块(CPM)新增了数字旌旗灯号措置(DSP)功能。语音采集回放子板由语音采集电路、语音回放电路、基于FPGA实现的通信节制器和与语音通信措置主板毗连的120pin毗连器组成。

　　因为MPC860的数据传输速度对比ADC和DAC要快良多，设计响应的逻辑电路节制语音的采集和回放、协调MPC860和数据采集、回放电路之间的通信是保证系统正常工作的关头。文中设计了基于Altera公司的CycloneⅡEP2C8芯片实现的通信节制器来解决这一问题。

　　将通信平台分为语音通信措置主板和语音采集回放子板分袂设计实现，是为了降低系统开举事度和便于系统维护、进级和扩展。例如语音通信措置主板无需改动即可 *** 作已有的毗连器、FEC收集接口和SDRAM存储器等资本与视频编解码芯片、视频压缩／解压缩芯片组成收集视频处事器。

　　1．2 功能结构和工作事理

         系统上电后，语音通信措置主板复位电路发生复位旌旗灯号，MPC860领受到复位旌旗灯号后，跳转到0X100处起头执行启动代码。按照BSP设置装备摆设慢慢执行CPU初始化、板上其他硬件电路的初始化、 *** 作系统运行所需数据结构的初始化、启动VxWorks WIND内核、建树UserRoot使命、初始化系统顶用到的可选扩展模块(如I／O系统、文件系统、收集和谈等)、建树使命usrAppInit()，此时语音通信平台筹备停当，可以执行语音通信使命。 

        1．3 数据措置流程

　　MPC860T和ADC AD7825，DAC AD7305之间的通信由通信节制器节制。通信节制器由数据缓冲区(Rx FIFO，Tx FIFO)，基于FSM(有限状况机)实现的节制逻辑(Rx control，Tx control)和8位串并、并串转换器，时钟电路组成。其数据领受过程为：领受节制逻辑(Rx control)节制ADC AD7825将各个通道的语音数字化，并把转换功效存入领受缓冲区(Rx FIFO)，直至Rx FIFO满时Rx control起头向MPC860T供给周期性帧同步旌旗灯号，频率为32 kHz。MPC860在帧同步旌旗灯号和时钟旌旗灯号的驱动下读取Rx FIFO中的数据到SCC数据领受缓冲区。Rx FIFO读空(即读指针追上了写指针)后，Rx control遏制向MPC860发送帧同步旌旗灯号终止数据传输，同时向MPC860发送间断旌旗灯号IRQ3，MPC860响应间断把数据从领受缓冲区读到领受ring buffer中期待应用轨范措置。其数据发送过程为：MPC860完成IP解封装、解压缩后的语音数据将会在检测到发送缓冲区可用时，输出到SCC发送缓冲区，通信节制器供给发送帧同步旌旗灯号驱动数据传输到Tx FIFO(发送缓冲区)，待到Tx FIFO满时遏制发送帧同步旌旗灯号。数据发送完后，CPM会清零，TxBD)中的R位暗示MPC860可向SCC发送缓冲区中装入新的数据，为下次传输做筹备。

　　1．4 QMC通信和谈

　　多通道节制器(QUICC MulTIchannel Controler，QMC)是为了实现时分复用数据传输而设计的，它可以把时分复用帧的数据分发到多达64个逻辑通道。该模式下把每一帧的数据划分成若干个时隙(TImeslots)，每时隙8 b。在时隙分配表中划定每时隙数据隶属于某个通道，每个通道都有一组特定的缓冲区描述符和响应的缓冲区。一个时隙的数据在收发时被放置在特定的缓冲区里，MPC860T就可把分手的数据*在一路发送，或把*在一路的数据分发到各自专用的缓冲区，而不需要额外的措置来区分各类各样的数据流。