开发人员器件选择：为什么说MIPS只是一个数字而已？

　　人们通常用每秒百万条指令（MIPS）来衡量微控制器（MCU）的计算性能，但是没有任何两个MCU/SoC架构是完全相同的，加速不同应用性能的集成度也不相同。因此，在采用适当硬件特性的情况下，固件应用可减少对CPU资源的占用。在移植到不同架构的过程中，如果开发人员只关注MIPS，仅以MIPS来预测应用所需的计算性能，那么就会大错特错了。本文将就典型的计算问题分析MCU/SoC的多种架构特性，目的是说明MIPS并不能真正反映器件的计算性能，并探讨我们应当如何应对这一问题。此外，鉴于目前比较此类产品系统级功能的基准标准较少，本文还将专门重点讨论运行速率在100MHz以下的MCU/SoC器件。

　　100MHz以下架构的特点

　　100MHz以下的MCU通常使用8位、16位或32位架构，数据总线宽度为8位、16位或32位。这些产品也可分为其它多种类型，如Harvard/Von Neumen和RISC与CISC等，每种类型都有其引人关注的不同之处。对大多数MCU而言，不同的指令需要执行不同的机器资源。此外，振荡器频率通常与机器工作周期不同，比如，就经典的8051而言，振荡器的12个周期才相当于机器工作1个周期。而对许多PIC器件而言，4个振荡器周期就对应于1个机器工作周期。

　　下面我们通过一个示例来更好地了说明这一问题。假设某器件的振荡器频率为20MHz，其两个振荡器周期对应于1个机器工作周期。此外，指令执行需要1到6个机器工作周期。那么，该器件的MIPS额定值是多少呢？我们将振荡器频率除以2，得到可用的机器工作周期为1千万。不过，如何将机器工作周期转换为MIPS则取决于我们如何看待这一问题。如果您是营销人员，您会只专注于最佳情况，也就是假定每条指令只要一个工作周期，这样这款产品的性能就是10 MIPS。如果您想了解最低的理论性能，那么就会假定每条指令需要6个工作周期，这就会得到1.66（10/6）MIPS。这里我们得到了最高和最低的MIPS。对典型应用而言，实际的MIPS性能介于二者之间，具体取决于应用的指令集组合。我们这里还作了令一个假定，即认为不同的架构指令计算性能类似，但这基本上是不现实的。

　　我们这里假定机器工作周期数量是决定器件执行指令数量的唯一因素。下面，我们设想一下闪存对处理性能的影响。一般而言，闪存提供数据的速率不超过20MHz。因此，如果CPU运行速率超过20MHz，而用闪存执行指令，那么闪存数据速率就成为了最大的瓶颈。在此情况下，我们可让闪存总线带宽高于数据总线带宽，并创建指令缓冲器以跟上指令速率，从而解决上述问题。要做到这一点，CPU就要在执行当前指令时调用下一条指令。这种做法对线性代码而言没问题。但不幸的是，实际系统代码很少是线性的。每次代码出现分支，指令缓冲器都必须重构。另一种改进性能的办法是添加缓存容量。简而言之，如果一个MCU/SoC管理闪存的效率较高，而另一个效率较低，则即便机器工作循环和指令集相同，性能数据也将大不相同。

　　我们已经比较熟悉类似上述的各种因素，开发人员通常会在比较不同器件的性能时考虑到这些相关因素。下面我们来谈谈某些不太明显的因素。