嵌入式设计的图形化编程基础知识总结

将近50%的设计延迟或是无法面市；即便在推出之后，也仍有将近30%的设计宣告失败 。 导致类似许多问题的直接原因是：随着平均代码长度在过去5年增长了近10倍，嵌入式系统日趋复杂  此外，随着嵌入式系统日益普及，机器制造商、测试工程师、控制工程师等许多领域的专家都需要嵌入式技术来开发系统，而他们目前又都不具备开发嵌入式系统的技能。 随着系统日趋复杂，随着需要该技术的非嵌入式专家日益增多，人们迫切需要一种新的嵌入式设计方法。 图形化系统设计革命性地解决了设计问题，它将直观的图形化编程和灵活的商用现成（COTS）硬件融为一体，帮助工程师和科学家更有效地设计、建模、部署嵌入式系统。 您能通过图形化系统设计，在设计的各个阶段采用单一的环境，从而提高生产效率、节省成本，并向各领域的专家提供嵌入式技术。

嵌入式设计的图形化编程

许多嵌入式系统可自主运行，需要并行处理许多有特殊定时要求的任务。 假设某个机器控制系统用以控制直线台、旋转多轴、控制照明并读取视频数据；在这样一个系统中，则必须以确定、实时、并行的方式开展多进程。 若在此类应用中采用C等传统且基于文本的工具，会令复杂性立刻提高。

LabVIEW相反却可借助自身功能，轻松开发复杂编程和定时模型。 早在20多年之前，NI便创造出具有LabVIEW图形化开发环境形式的组件和技术。 LabVIEW通过编码结构实现定时，完美地将定时融入代码；若想表示并行只需如图 1所示，拖入另一个循环。

图 1. LabVIEW的并行定时循环直观地显示出并行任务

文本代码令各领域的众多专家们难以实现该水平的定时与并行；而图形化表示对于科学家和工程师而言，却显得更为清晰、更易访问。 如果LabVIEW范例被扩展至包括FPGA和微处理器的芯片，您会发现：LabVIEW还能以同样的一致性和可升级性，轻松管理硅芯片的并行架构。

嵌入式系统设计的另一项关键需求是：软件平台应当用于实时嵌入式设计常用的各类算法设计浏览。Edward Lee博士身为伯克利（Berkeley）地区加利福尼亚大学（University of California）在嵌入式软件平台方面的研究领袖，将设计浏览统统视作运算模型 。 这些运算模型与系统设计师浏览系统的方式匹配，最大程度降低了将系统要求转换为软件设计的复杂性。

在过去的几年里，LabVIEW已经扩展性地纳入了多种运算模型，从而更好满足了嵌入式系统设计师及其各种技术装置的需求。 LabVIEW现已包括基于文本的数学、连续时间仿真、状态图和图形化数据流模式，用以代表各类算法。 LabVIEW还纳入交互式工具，从而推进数字滤波器、控制模型、数字信号处理算法的设计体验，令此类垂直应用的设计更为简易。 现在，我们将拭目以待，见证您如何在灵活的COTS硬件平台上实施这些算法，并极大地降低第一次建模的时间。

商用现成建模平台

如前所述，由于许多设计延迟或是根本无法面市，甚至更糟；由于设计会在推出之后宣告失败，我们必须采取行动，确保以更短的时间获得更优质的产品。 一举两得的途径之一便是：通过更快地在设计中集成实际信号和实际硬件，更好地建模系统，从而实现优质设计的迭代并能更早发现（并解决）问题。

如图 2的设计过程所示，LabVIEW FPGA模块能够将LabVIEW设计下载到NI的FPGA硬件上；LabVIEW已能够通过该模块，将算法设计与逻辑设计相互结合。 现在我们可以集中精力，探寻缩短硬件路径的效率与手段。

图 2. 反映软件和硬件独立设计过程的典型性嵌入式系统软硬件设计过程

许多设计者目前采用测试板卡一类的方式，建模系统。 然而，此类板卡往往只包括少数的模拟和数字I/O通道，很少包括视觉、运动或同步I/O的能力。此外，设计师往往只是为证明概念，便不得不将时间浪费在开发传感器或特定I/O的自定义板卡上。

如图 3 所示，通过灵活的COTS建模平台，您却能真正简化该过程，并省去许多配合硬件验证和板卡设计的工作。 当今，任何人都能步入电子商店，插接内存、主板、外设等组件，创建PC；图形化系统设计与PC非常类似，力争实现同样标准的建模平台。

图3. 图形化系统设计流水线开发流程

对于许多系统而言，建模平台必须纳入与最终发布完毕的系统相同的组件。 这些组件通常是：用于执行确定算法的实时处理器、用于高速处理或将实时处理器连至其他组件的可编程数字逻辑，以及各类I/O与外设 ［图 4］。最后，若畅销I/O在与各个系统配合使用时，无法满足您的全部需要，平台也应能在需要时得到扩展并接受定制。

图 4. 嵌入式系统的典型组件

NaTIonal Instruments公司提供了数种类型的建模平台，其中包括NI CompactRIO。该平台含有嵌入式系统的所有基本模块。 该控件包含一个运行实时 *** 作系统的32位处理器。 CompactRIO背板包含的FPGA可执行高速处理，且为包含模拟输入与输出、数字输入与输出、计数器/定时器等功能的I/O模块，配置并提供实际接口。 每个模块都包括：与传感器和激励器的直接连接，以及内置的信号调理与隔离。 同时包括的模块开发包令开发者通过平台扩展，纳入自定义模块——全部插入该COTS架构。

此外，CompactRIO采用工业化封装（-40 ºC到70 ºC，50G防振动）、占地小（3.5英寸 x 3.5英寸 x 7.1英寸）、供电要求低（典型的7W到10W），这使它不仅非常适于建模，而且非常适于车载、机器控制和板载预测性维护应用的部署。

自定义部署功能

如前所述，由于包装、耐用性和成本方面的优势，CompactRIO常用作建模和部署。 然而，用户有时会因为规格或供电因素，选择更小的自定义板卡设计。 为满足该需求，设计师可通过LabVIEW嵌入式开发模块，将代码部署于任一32位处理器，从而节省软件购买成本。

LabVIEW嵌入式开发模块结合了图形化开发的上述所有优点，以及现成的分析函数、集成式I/O和交互式图形化调试。 该模块能够将任一32位微处理器作为对象；由它提供的框架能够开放地集成各类目前以C为基础的第三方工具链（tool chain）和 *** 作系统，从而将自定义板卡设计作为对象。 一经集成，用户便能实现100%的图形化开发，并交互式地调试其应用。 通过将生成的代码与目前市场上的所有目标集成，用户可以最为灵活地实现最多的目标功能。

这种新技术使越来越多的科学家、工程师和各领域的专家，能够更为便捷地设计算法、开发应用、编程逻辑、建模系统并将系统部署于指定的对象。

结论

电子系统设计的新方法现已诞生。 图形化系统设计带来了结合硬件平台的软件平台，这能够极大缩减开发成本和面市时间。 集成多种运算模型的软件平台，最大程度地缩短了将项目指标实现为具体设计的时间。 灵活的COTS硬件建模平台可支持软件平台并提供自定义组件，通过缩减自定义硬件的设计时间和设计成本，最大程度地缩短第一次建模的时间。 此外，通过实际I/O的建模保证了更优质的设计——减少了目前的设计失误。 最后，由于图形化软件从设计到平台建模，到最终的目标部署均保持一致，从而使代码利用率达到最高，并且使得向最终部署的转换简单易行。 借助LabVIEW，您便能通过单一的图形化平台，对嵌入式系统进行设计、建模和部署。