基于AMBA总线的DMA控制器IP核设计

　　引言

　　随着微电子技术的飞速发展，集成电路规模按照摩尔定律（微芯片上集成的晶体管数目每18个月翻一番）飞速提高，片上系统（SystemOnChip，简称SOC）技术成为国际超大规模集成电路的发展趋势。在SOC系统设计中，为了能够快速、稳定的形成产品，IP核积累和复用技术逐渐成为各个芯片厂商的首选。在这样的背景下，IP复用技术成为了集成电路设计的一个重要分支，很多设计厂商在购买其它公司的IP核的同时，也越来越重视本公司的IP核设计和积累。

　　DMA控制器是常见的总线设备之一，很多厂商都有自己的DMA控制器IP核。比如嵌入式处理器的龙头ARM公司就有自己的DMA控制器解决方案提供给客户，另外像Freescale，Fujitsu等芯片制造厂商都有自己的解决方案。本文通过介绍一种基于ARM总线之一的AHB总线的DMA控制器的IP核设计，简述了IP核设计的流程和需要重点注意的地方。

　　DMA控制器

　　功能描述

　　通用的DMA控制器应具有一下功能：

　　1.编程设定DMA的传输模式及其所访问内存的地址区域。

　　2.屏蔽或接受外设或软件的DMA请求。当有多个设备同时请求时，还要进行优先级排队，首先响应最高级的请求。

　　3.向CPU或总线仲裁设备提出总线请求。

　　4.接收总线响应信号，接管总线控制。

　　5.在DMA控制器的管理下实现外设和存储器、外设和外设或存储器之间的数据直接传输。

　　6.在传输过程中进行地址修改和传输量计数。当要求的数据传送完后，撤销总线请求，交还总线控制权。

　　总而言之，DMA控制器一方面可以接管总线，直接在I/O接口和存储器之间进行读写 *** 作，即可以像CPU一样视为总线的主设备，这是DMA与其它外设最根本的区别;另一方面，作为一个I/O器件，其DMA控制功能正式通过初始化编程来设置的。当CPU对其写入或读出时，它又和其它的外设一样成为总线的从属器件。

　　而作为专用的DMA控制器又会有其特定的功能要求。比如对于AHB总线而言，需要支持Burst *** 作。另一方面，现在多数支持 *** 作系统的嵌入式系统或计算机系统都使用虚拟内存技术。这一技术的使用使得在 *** 作系统层面上看到内存地址与物理地址间并非一一映射， *** 作系统层面上连续的内存地址在真实的物理内存上并不一定连续。但是DMA控制器并不一定了解这一现象。为了解决这一问题并提高传输效率，多数在高级嵌入式系统中使用的DMA控制器支持分散/集合LLI（LogicLinkItem）技术。

　　设计指标本

　　DMA控制器的主要指标如下：

　　$16个DMA通道，其中6个为独立的软件通道，另10个为软硬件复用的通道。

　　$DMA读数据与写数据独立进行。

　　$各通道独立编程，独立初始化。

　　$支持软件复位。

　　$全面支持AHB总线协议。

　　$支持LLI技术。

　　总体设计

　　DMA控制器主要包括以下几个模块，其结构图如图1所示。

　

　　$APB接口模块：该部分主要实现APB总线读写协议，并通过ARM配置DMA控制器的寄存器。

　　$控制寄存器模块：该部分通过APB总线进行配置，获得DMA控制器的控制信息。该模块主要由命令控制寄存器、状态寄存器和中断寄存器组成。

　　$DMA控制状态机模块：本模块是DMA控制器的核心部分，负责发起和中止每一次DMA传输，同时负责每次DMA传输过程中的状态转换。

　　$通道模块：该模块包含了16个通道，其中10个是软、硬件复用的，另外6个是软件专用的。前者除了有常规的寄存器组外，还要负责检测硬件的DMA传输请求;而后者则没有这部分功能，但后者要支持LLI功能。常规的通道寄存器组由各个通道的源地址、目的地址、传输长度以及通道控制寄存器等组成。

　　$优先级控制模块：本模块有状态寄存器和请求寄存器。ARM通过编程确定各个通道的优先级顺序。当有多个DMA请求同时出现的时候，通过此模块确定哪个请求优先被响应。

　　$AHB总线接口模块：本模块负责实现AHB总线读写协议。

　　工作原理及流程

　　作为DMA控制器有其特殊性，主要体现在它既是总线的从设备，又是总线的主设备。因此，DMA控制器有两个主要的状态——空闲态与工作态。当DMA控制器处于空闲态时，它就相当于一个总线的从设备，受到ARM的管理与控制。ARM通过编程配置DMA控制器的寄存器。