可编程逻辑电路设计—如何提高集成电路的可靠性

负偏压温度不稳定性（NegaTIve Bias Temperature Instability,NBTI）、热载流子注入（Hot Carrier InjecTIon,HCI）效应、电迁移（ElectromigraTIon,EM）效应、静电放电（Electrostatic Discharge,ESD）和辐射效应等因素对于集成电路的可靠性有很大影响。可靠性设计就是通过设计阶段的优化，降低这些因素对集成电路和性能的影响，从而提高集成电路的可靠性。

NBTI是指在较高温度和负偏压下，pMOS界面处的Si-H键断裂产生界面陷阱，栅氧化层陷阱也会俘获空穴，这些都会引起pMOS阈值电压漂移，导致电路因时序无法满足而出现功能错误。HCI效应则是因为沟道源漏电压较高时，一部分载流子获得足够高的能量或因漏结附近的反射，进入氧化层造成阈值电压的变化，对电路时序产生影响，甚至导致电路出现功能错误。随着电路特征尺寸的下降，HCI效应也越来越显著。

近年来NBTI和HCI效应引起的可靠性问题越来越受到重视。为了解决这一问题，首先需要建立NBTI和HCI效应对阈值电压影响的模型，在电路设计阶段对这两个效应的影响进行仿真，在关键路径等电路中引入额外裕量，以保证在这两个效应的影响下，电路仍然可以正常工作。对于NBTI，还研究了通过改变电路工作方式，避免关键路径中的晶体管长时间工作在负偏压下的方法来消除偏压温度不稳定性的影响。

目前在22nm以下的工艺，FinFET器件被广泛采用。相比传统的平面晶体管，FinFET器件产生的热量无法通过衬底散热，会产生严重的自加热现象。自加热现象会导致FinFET集成电路出现可靠性问题，如温度过高会导致电迁移效应更加严重，也会导致电路性能的下降等。FinFET的自加热效应通常通过改进工艺、降低功耗等手段来缓解。

ESD是造成集成电路芯片受过度电应力破坏的主要因素。ESD保护电路提供了静电放电的电流路径，在放电时，可避免静电电流流入芯片内部而使其造成损伤。

电离辐射也会引起集成电路工作的不稳定，因为辐射会诱生MOS管界面陷阱，引起阈值电压、迁移率等参数的变化，从而影响电路功能和性能。这种辐射产生的失效是长期辐射导致的，因此又称总剂量效应。辐射产生的瞬时电流还会引起敏感器件如SRAM单元的短时状态翻转，产生软错误。这种辐射产生的失效是单粒子辐射引起的瞬时效应，因此也被称为单粒子效应。抗辐射电路在军事、航天等领域具有广泛的应用。对于总剂量效应，可通过在工艺、器件、电路和版图等方面进行抗辐射加固设计。对于辐射产生的瞬时电流引起的软错误，可通过三模冗余电路、纠错码或检测到错误后重新计算等方法进行加固设计。

对于NBTI、HCI效应和EM效应引起的可靠性问题，建立精确的物理模型和电路级、单元级的仿真方法更为重要。有了精确的分析结果，才能有针对性地对电路进行优化。目前，ESD保护电路已较为成熟。抗辐射电路设计是可靠性设计中较为专门的领域，主要在军事和航天中应用，可通过电路和工艺上的加固，以及电路的冗余设计等方法降低辐射的影响，提高电路可靠性。
编辑：黄飞