AI芯片PCIE信号完整性测试方案解析

AI芯片PCIE信号完整性测试方案解析,第1张

AI芯片也被称为AI加速或计算卡,AI芯片专门用于处理人工智能应用中的大量计算任务的模块, 其它非计算任务仍由CPU负责。

人工智能AI在各个领域持续深入应用,人工智能技术与传统行业不断的融合,现如今,AI技术广泛应用与智能机器人、人脸识别、安防视频、智慧制造、金融建模、新材料发现、医学影像分析等领域,这意味着世界步入智能时代。

而人工智能时代的科学研究和工程实践都极度依赖计算力的支持。AI加速卡使用AI加速计算芯片,为复杂的训练、推理计算提供强大的算力支撑。

1、AI 芯片市场规模

随著嵌入式AI芯片各种智能终端设备应用的增加,一般的处理器已经无法满足终端设备智能特性的需求,所以越来越多的芯片制造商侧重开发AI芯片,AI芯片初创公司越来越多,大量风投正涌入AI芯片市场,整个AI芯片市场正蓬勃发展。

2 、AI 芯片分类

从广义上讲,能运行AI算法的芯片都叫AI芯片。

目前通用的CPU、GPUFPGADSPASIC等都能执行AI算法,只是执行效率差异较大。

但狭义上讲一般将AI芯片定义为“专门针对AI算法做了特殊加速设计的芯片”。

AI芯片PCIE信号完整性测试方案解析,18dae66e-355c-11ed-ba43-dac502259ad0.png,第2张

3 、AI芯片应用领域----云计算

◆  成熟的机器学习模型,要想应用在AI领域(如图像识别或机器翻译),设计过程极其复杂,一般推理计算密集度过高而无法应用在边缘设备上,在AI应用领域采用云计算是必须的。 ◆  数千人同时使用一个应用程序时,云服务器功能需要足够强大才能支撑复杂的运算。FPGA擅长处理低延迟和计算密集型任务,允许云服务公司修改FPGA,所以FPGA可以成为云服务器功能需求的首选。很多传统芯片制造商,云服务供应商和初创公司正在使用FPGA解决方案。 ◆  基于深度学习云计算的CPU + FPGA混合芯片,具备两种处理器的优势,可提供计算能力,高内存带宽和低延迟的特性。   4 AI芯片应用领域----边缘计算

◆  终端设备物联网化,产生海量数据,在网络边缘,高性能处理处理数据,专用AI芯片协同学习推理,提取核心结构化数据和判决,筛选有效信息并传输到云端,有效降低云的网络带宽和计算负载。 ◆  很多初创公司推出自家AI ASIC芯片用于无人机、机器人、VR和AR,自动驾驶等领域,大芯片制造商也在处理器中增加了AI功能。 ◆  AI的发展必然会带动芯片市场的变化。推演算法开发框架随时都在更新变化,边缘计算市场也是现在和将来大公司们和创业公司竞争激烈的区域。

5 AI芯片PCIE信号完整性测试

(1) PCIE信号量测测试项目: ➢ Transmitter measurements (CEM-TX) ➢ TX Preset Test ➢ TX Signal Quality Test

➢ Link EqualizaTIon TesTIng

➢ Receiver measurements (CEM-RX) ➢ Link EqualizaTIon Response TIme ➢ Initial Tx Equalization Time ➢ PLL bandwidth (CEM add-in card)

AI芯片PCIE信号完整性测试方案解析,1a437070-355c-11ed-ba43-dac502259ad0.png,第3张

(2) PCIE 5 CEM TX 使用设备及设置:

AI芯片PCIE信号完整性测试方案解析,1a7e0384-355c-11ed-ba43-dac502259ad0.png,第4张

备注:PCIE 5测试配置需要33GHz 以上的示波器

(3) PCIE 5 CEM TX 眼图参数要求:

AI芯片PCIE信号完整性测试方案解析,1ace8dc2-355c-11ed-ba43-dac502259ad0.png,第5张

TX Gold Suite 测试计划

AI芯片PCIE信号完整性测试方案解析,1af08b5c-355c-11ed-ba43-dac502259ad0.png,第6张

备注:其中Ln0所有项目都需要测试,其他LN可以选择性测试。

(4) PCIE5 Test 测试夹具:

AI芯片PCIE信号完整性测试方案解析,1b3b0b28-355c-11ed-ba43-dac502259ad0.png,第7张

(5) PCIE 5 Test 测试程序设置:

AI芯片PCIE信号完整性测试方案解析,1b7df9ec-355c-11ed-ba43-dac502259ad0.png,第8张

(6)  PCIE 5 CEM RXTest 测试连接示意图:

AI芯片PCIE信号完整性测试方案解析,1bb2c99c-355c-11ed-ba43-dac502259ad0.png,第9张

(7) PCIE 5 Debug  Transmitter(发送端)、Receiver(接收端)解决方案:

AI芯片PCIE信号完整性测试方案解析,1c0cde8c-355c-11ed-ba43-dac502259ad0.png,第10张

  6 AI芯片(加速卡)DDR接口信号完整性测试 

(1)  LPDDR5特点如下:

◆  速率:3200~ 6400 Mbps

◆  电压摆幅:低至0.3V

◆  WCK时钟 :引入了WCK时钟。差分时钟CK是命令,地址的工作时钟,而数据接口使用差分时钟WCK, 用于写数据捕获和读数据输出。WCK可以以CK频率的两倍或四倍运行。RDQS是用于在读 *** 作期间选通数据的差分输出时钟信号。

◆  CA bus:DDR(SDR in LP4x)

◆  链接ECC:支持用于读取和写入 *** 作的链接ECC功能以恢复数据。在写 *** 作期间,RDQS(读数据选通)信号 将用作奇偶校验信号。

◆  DSM :深度睡眠模式(DSM)用于将IDD电流降低40%

◆  DFE: 当WCK高于800 MHz时,可以启用DQ RX判决反馈均衡(DFE)功能,以补偿信道特性,提升Rx Margin  

(2)  LPDDR5测试项目:

AI芯片PCIE信号完整性测试方案解析,1d9ac8cc-355c-11ed-ba43-dac502259ad0.png,第11张

(3) SDLA模型设置–写入路径(CPU->DRAM):

AI芯片PCIE信号完整性测试方案解析,1ddd2cbc-355c-11ed-ba43-dac502259ad0.png,第12张

目前,用于主存的DDR SDRAM系列的芯片已经演进到了DDR5了,启威测实验室DDR测试能力包括:DDR2、DDR3、DDR4。

AI芯片PCIE信号完整性测试方案解析,1e43fa50-355c-11ed-ba43-dac502259ad0.png,第13张

AI芯片PCIE信号完整性测试方案解析,1e8a642c-355c-11ed-ba43-dac502259ad0.png,第14张

Test, Debug and Validate LPDDR5 & DDR5

AI芯片PCIE信号完整性测试方案解析,1fd3c1de-355c-11ed-ba43-dac502259ad0.png,第15张

(4) LPDDR5和DDR5解决方案:

AI芯片PCIE信号完整性测试方案解析,21ab35e6-355c-11ed-ba43-dac502259ad0.png,第16张

(5) LPDDR5和DDR5测试、调试和验证方案:

AI芯片PCIE信号完整性测试方案解析,230af55c-355c-11ed-ba43-dac502259ad0.png,第17张

启威测信号完整性实验室为你提供:

AI芯片(加速卡)PCIE接口信号完整测试

AI芯片(加速卡)DDR接口信号完整性测试

AI芯片(加速卡)电源完整性PI测试

编辑:黄飞

 

欢迎分享,转载请注明来源:内存溢出

原文地址: http://outofmemory.cn/dianzi/2999423.html

(0)
打赏 微信扫一扫 微信扫一扫 支付宝扫一扫 支付宝扫一扫
上一篇 2022-09-26
下一篇 2022-09-26

发表评论

登录后才能评论

评论列表(0条)

保存