VDMOS工作原理

通常N+源区和浓硼P+区均由扩散或注入形成。当栅源电压Vcs大于器件的开启电压V时，P区表面由耗尽变为强反型的电子积累层，表面形成强反型，反型层为N+源区和溧移区之间提供了导电通路，于是在正的漏压作用下源漏间形成了电流《通过N源移区和沟道)。在漏源电压VDs作用下，由源极流向漏极外延层，经外延层垂直漂移至衬底漏极，形成源漏电流ID:在漏端电压下，电流主要受开态电阻的影响，其中开态电阻由沟道和漂移区的电阻构成，随着栅偏压的增加，沟道电阻减小。当Vos小于Va时，VDMOS进入关态、由于栅压小于开启电压。电子将不再被吸引到沟道，不存在导电沟道，漏极与源极之间形成一个反偏PN结，这时耗尽层主要扩散在外延层一侧，可以 维持较高的阻断电压。由于从源到漏的导电通道 断开，功率VDMOS迅速由开态转为关态，因此不会出现双极器件中所看到的与少子存储及复合有关的开关转换延迟过程，关断时间仅由从栅极移走电荷的速率决定。由栅电极上的电荷决定了沟道的电导率，因此利用中等强度的栅电流为器件的栅电容放电，即可使器件的开关时间很短.

功率MOS采用水平结构，器件的源极S，栅极G和漏极D均被置于硅片的一侧，通态电阻大，性能差，硅片利用率低。VDMOS采用二次扩散形式的P形区的N+型区在硅片表面的结深之差来形成极短的、可精确控制的沟道长度（1~3 ）、制成垂直导电结构可以直接装漏极、电流容量大、集成度高。

---