特约撰稿 莫大康 推动半导体业进步有两个轮子,一个是工艺
尺寸缩小,另一个是硅片直径增大,而且总是尺寸缩小为先。由半导体工艺路线图看,2013年应该进入14纳米节点,观察近期的报道,似乎已无异议,而且仍是英特尔挑起大樑。尽管摩尔定律快“寿终正寝”的声音已不容置辩,但是14nm的步伐仍按期走来,原因究竟是什么? 传统
光刻技术与日俱进 当尺寸缩小到22/20nm时,传统的光刻技术已无能力,必须采用辅助的两次图形曝光技术。 提高光刻的分辨率有3个途径:缩短曝光波长、增大镜头数值孔径NA以及减少k1。显然,缩短波长是最主要的,而且方便易行。目前市场的193nmArF光源是首选,再加入浸液式技术等,实际上达到了28nm,几乎已是极限(需要OPC等技术的帮助)。 所以Fabless公司NVIDIA的CEO黄仁勋多次呼吁工艺制程在22/20nm时的成本一定相比28nm高。其理由是当工艺尺寸缩小到22/20nm时,传统的光刻技术已无能为力,必须采用辅助的两次图形曝光技术(DP)。从原理上讲,DP技术易于理解,甚至可以3次,或者4次。但是这样带来两个大问题,一个是光刻加掩模的成本迅速上升,另一个是工艺的循环周期延长。所以业界心知肚明,在下一代光刻技术EUV尚未到来之际,采用DP是不得已而为之,实际上在技术上的可行性并不是问题,更多的是要从经济层面做出取舍的决定。 193nm光刻技术在计算的光刻技术辅助下,包含两项关键的创新,一个是同时带OPC(光学图形修正)的两次图形曝光技术,另一个是采用一种倒转的光刻技术来改善困难的布局复制,可以在局部区域达到最佳化。 因此可以相信,传统的193nm浸液式光刻技术加上两次图形曝光技术(DP),甚至4次,从分辨率上在2015年时有可能达到10nm,这取决于业界对于成本上升等的容忍度。 7nm还是5nm 除了工艺尺寸缩小之外,产业尚有多条路可供选择,如450mm硅片、TSV 3D封装等。 何时能够达到7nm或者5nm,截至今日尚无人能够回答,因为EUV何时进入也不清楚。乐观的估计可能在2015年或2016年。如果真能如愿,可能从10nm开始就采用EUV技术,一直走到5nm。但是目前业界比较谨慎,通俗一点的说法仍是两条腿走路。在今年的Semicon West上各厂家的反应也是如此。Nikon正努力延伸193nm的浸液式技术,甚至包含450mm硅片而ASML由于获得英特尔、三星及台积电的支持,正加快NXE 3300B实用机型的发货。 据说已经有6台NXE 3100 EUV设备在客户处使用,累积产出硅片已达44000片。另外,下一代EUV设备NXE 3300B已开始安装调试,计划2013年共发货5台,另有11台NXE 3300B的订单在手及7台订单在讨论中。 ASML正在准备450mm光刻机,它是客户共同投资计划中的一部分。公司有信心将3台EUV的营收落实在2013年的销售额之中。 ASML在2013年展览会的演讲中详细描绘了业界期待已久的EUV光源路线图,近期Cymer公司已推出了专为ASML光刻机配置的40W极紫外(EUV)光源,工作周期高达每小时30片,并计划在2014年时NXE 3300B中的光源升级达到50W,相当于43WPH水平。而100W光源可能要等到2015年或2016年,相当于73WPH。至于何时出现250W EUV光源,至少目前无法预测,除非等到100W光源成功,并有出彩的表现。500W光源写进路线图中是容易的,但是未来能否实现还是个问题。 只要实现73WPH,可以认为EUVL已达到量产水平,因为与多次曝光技术相比,它的成本在下降。在10nm节点以下如果继续釆用MP多次曝光技术,则可能需要4x甚至8x的图形成像技术。 因为从理论上讲,硅晶格大小约0.5nm,通常大于10个晶格尺寸,即约5nm时,才可能有好的硅器件功能,所以可以认为5nm是工艺尺寸的最终极限。预测在2024年以后半导体产业可能发生革命性变化,电荷不再是传输信息的唯一载体,同时计算架构也可能发生革命。 另外,ASML、IMEC及Applied Materials等共同协作,认为采用EUV技术有可能达到小于7nm,由于EUV技术同样也可采用DP两次图形曝光技术来提高分辨率。 随着半导体产业的继续发展,之后的每一个工艺节点进步都要付出极大的代价,要求达到财务平衡的芯片产出数量巨大。现在市场上已很难找出几种能相容的产品,因此未来产业面临的经济层面压力会越来越大。然而除了尺寸缩小之外,产业尚有多条路可供选择,如450mm硅片、TSV 3D封装,FinFET结构与III-V族作沟道材料等,此外还有应用商店。而站在客户立场,他们并非知道芯片的内部构造,仅是需要价廉、实用,而又方便使用的电子终端产品。
在集成电路领域,特征尺寸是指半导体器件中的最小尺寸。在CMOS工艺中,特征尺寸典型代表为“栅”的宽度,也即MOS器件的沟道长度。一般来说,特征尺寸越小,芯片的集成度越高,性能越好,功耗越低。
特征尺寸(沟道长度)的缩小虽然有明显的好处,但是也会带来一系列负面效应,统称为“短沟道效应”。例如,场效应管强调的是栅极电压的控制作用,但是在沟道短到一定程度时,源与漏之间会存在漏电流,即使撤掉了栅极电压,也可能关不断MOS管。
扩展资料
半导体器件(semiconductor device)通常利用不同的半导体材料、采用不同的工艺和几何结构,已研制出种类繁多、功能用途各异的多种晶体二极,晶体二极管的频率覆盖范围可从低频、高频、微波、毫米波、红外直至光波。
三端器件一 般是有源器件,典型代表是各种晶体管(又称晶体三极管)。晶体管又可以分为双极型晶体管和场效应晶体管两类。
根据用途的不同,晶体管可分为功率晶体管微波晶体管和低噪声晶体管。除了作为放大、振荡、开关用的 一般晶体管外。
还有一些特殊用途的晶体管,如光晶体管、磁敏晶体管,场效应传感器等。这些器件既能把一些环境因素的信息转换为电信号,又有一般晶体管的放大作用得到较大的输出信号。
此外,还有一些特殊器件,如单结晶体管可用于产生锯齿波,可控硅可用于各种大电流的控制电路,电荷耦合器件可用作摄橡器件或信息存 储器件等。在通信和雷达等军事装备中,主要靠高灵敏度、低噪声的半导体接收器件接收微弱信号。
随着微波通信技术的迅速发展,微波半导件低噪声器件发展很快,工作频率不断提高,而噪声系数不断下降。微波半导体 器件由于性能优异、体积小、重量轻和功耗低等特性,在防空反导、电子战等系统中已得到广泛的应用。
参考资料来源:百度百科-特征尺寸
光刻之后腐蚀后的线宽。 单线的最小宽度。 也就是表示你的工艺线设备能做到什么程度附:特征尺寸即CPU表面电路的特征线宽,我们常说的130nm制程、90nm制程指的就是CPU的特征尺寸。特征尺寸越小,单位面积内的晶体管集成度就越高。 在微电子学中,特征尺寸通常指集成电路中半导体器件的最小尺寸,如MOS管的栅长,特征尺寸是衡量集成电路设计和制造水平的重要尺度,特征尺寸越小,芯片的集成度越高,速度越快,性能越好
评论列表(0条)