肖特基势垒指具有大的势垒高度(也就是ΦBn 或者 ΦBp >>kT),以及掺杂浓度比导带或价带上态密度低的金属-半导体接触(施敏, 半导体器件物理与工艺, 第二版, 7.1.2)。
肖特基势垒是指具有整流特性的金属-半导体接触,就如同二极管具有整流特性。是金属-半导体边界上形成的具有整流作用的区域。
金属与n型半导体形成的肖特基势垒如图1所示。金属—半导体作为一个整体在热平衡时有同样费米能级。肖特基势垒相较于PN界面最大的区别在于具有较低的界面电压,以及在金属端具有相当薄的(几乎不存在)空乏区宽度。由半导体到金属,电子需要克服势垒;而由金属向半导体,电子受势垒阻挡。在加正向偏置时半导体一侧的势垒下降;相反,在加反向偏置时,半导体一侧势垒增高。使得金属-半导体接触具有整流作用(但不是一切金属—半导体接触均如此)。如果对于N型半导体,金属的功函数大于半导体的功函数,对于P型半导体,金属的功函数小于半导体的功函数,以及半导体杂质浓度不小于10^19/立方厘米数量级时会出现欧姆接触,它会因杂质浓度高而发生隧道效应,以致势垒不起整流作用。并非所有的金属-半导体接面都是具有整流特性的,不具有整流特性的金属-半导体接面则称为欧姆接触。整流属性决定于金属的功函、固有半导体的能隙,以及半导体的掺杂类型及浓度。在设计半导体器件时需要对肖特基效应相当熟悉,以确保不会在需要欧姆接触的地方意外地产生肖特基势垒。当半导体均匀掺杂时肖特基势垒的空间电荷层宽度和单边突变P-N结的耗尽层宽度相一致。
优点
由于肖特基势垒具有较低的界面电压,可被应用在某器件需要近似于一个理想二极管的地方。在电路设计中,它们也同时与一般的二极管及晶体管一起使用, 其主要的功能是利用其较低的界面电压来保护电路上的其它器件。
然而,自始至终肖特基器件相较于其它半导体器件来说能被应用的领域并不广。
器件
肖特基二极管,肖特基势垒自身作为器件即为肖特基二极管。
肖特基势垒碳纳米管场效应晶体管FET:金属和碳纳米管之间的接触并不理想所以层错导致肖特基势垒,所以我们可以使用这一势垒来制作肖特基二极管或者晶体管等等。
肖特基势垒二极管 B0530WS-7-F 的参数
肖特基势垒二极管,300mA 至 1A,Diodes Inc超势垒整流器 (SBR) 二极管是下一代整流器。 与类似肖特基二极管相比,该两端子设备具有较低的正向电压 (VF)。 同时具有 PN 外延二极管的热稳定性和高可靠性特征。
二极管和整流器,Diodes Inc
二极管配置单路
大连续正向电流500mA
每片芯片元件数目1
峰值反向重复电压30V
安装类型表面贴装
封装类型SOD-323
二极管类型肖特基
引脚数目2
大正向电压降450mV
长度1.8mm
宽度1.4mm
高度1.1mm
高工作温度+125 °C
峰值反向电流500?A
尺寸1.8 x 1.4 x 1.1mm
峰值非重复正向浪涌电流2A
工作温度-40 °C
欢迎分享,转载请注明来源:内存溢出
评论列表(0条)