CPPR模式

Common Path  Pessismism Removal。

Common path 是指的两条时钟路径在分叉前一起走过的部分，起点由时序分析来定。

Pessismism 是指在分析建立保持时间的时候，我们取的都是最坏/悲观的情况。

那么为什么又要Removal呢？请看下图。

以建立时间分析为例，我们给Launch Path最长的延迟参数，而Capture Path最短的延迟参数。但是对于C1和C2，它们属于Common Path，那么就不太合理，因为运行的时候这两个器件的延迟一定是一样的。

所以我们计算出来的建立时间容限要比实际值小一点，在这里是小了0.2*2ns。

除此之外，还要考虑Capture Clock和Launch Clock有效沿不同以及Cross Talk（串扰）的问题。

OCV 模式和 CPPR 模式的技术层面解答：

OCV是on-chip variation. 是指在同一个芯片上, 由于制造工艺等原因造成的偏差. 具体表现在到两个ff的clk端的时钟路径. 本来时间应该是一样的. 但是因为制造工艺也就是OCV的原因, 造成工具无法计算的快慢偏差.

timing derate. 这个值就是告诉工具, OCV的影响有多大. 通常signoff的时候. derate会有5%到10%. 不同工艺不同设计, 由工程师的经验决定.

如果两个clk path 的长度都是1, 在OCV 分析模式下, 1.05和0.95的derate.

原本是0的 skew就变成了 1x1.05 - 1x0.95 = 0.1的skew.

以上就是OCV和timing derate的关系. 在.18um甚至.13um工艺下. ocv的影响很小, 基本可以不考虑. 但是90nm及以下,基本都会设.

cppr (clock path pessimism removal) 或者 crpr (clock reconveregence pessimism removal)是同一件事情的两种叫法. Cadence公司的叫前者, Synopsys公司的叫后者. 在开启OCV模式之后, 这个选项才有意义.

由于分析方式过于悲观了. 因为两个时钟可能有共同路径. 既然是共同路径, 逻辑上就不可能有偏差. cppr就是干这的. 去除共同路径上过于悲观的估计. 只计算不同路径的OCV影响.

为什么有 OCV 模式和 OCV-CPPR 模式？

首先因为有PVT，就是由于半导体器件的参数和很多因素有关，比如制造工艺/运行温度/电源电压等，相对于这些因素，工艺库就会针对不同的环境给出的不同的参数值，这些参数会影响线网和单元的时延delay值。

在不同温度工艺电压下，把时延相关信息分为三档：best,typical,worst

那么，为了保证时许验证的结果是保守的，会采取集中不同的分析模式。STA分析方式主要有三种：single,worst_best,OCV

Single:在单一的情况下进行分析，即在做setup/hold分析时用同一种PVT模式下的时延信息

Worst_best:在分析时同时读入worst和best情况下的延迟信息，用worst下的延迟信息计算

Setup constraints,用best下的PVT模式计算hold  time constraints

OCV(on_chip_variation):在分析时同时读入worst情况下的PVT，在进行setup计算时，clock skew采用考虑到加工工艺的不确定性对时延的影响，用PVT中best（shortest）情况下计算，data delay用PVT中worst（longest）情况进行计算。计算Hold时相反。这种分析方式对芯片的timing非常严格。

【 我的理解 】

在EDA工具对这个STA问题的处理时，引入了derate的概念，来对应worst和best的PVT时延影响，在不同path计算时可设置derate取其best或worst的时延delay。（在实际 *** 作时，还可能只考虑一条路径上的悲观情况，另另一条路径derate=1,使约束条件更加乐观）

因为OCV模式过于严格，所以才用基于OCV分析方式下的CPPR模式来去除悲观路径的影响，而CPPR实际上还是保留了OCV模式的计算方法和原理， 因此我当初理解是认为他们的最大差异在于是否考虑 commom path 的影响 ，OCV模式下计算简单电路时共同路径会影响slack的值（乘derate后共同路径延迟相减为负），而采用时cppr不会（共同路径延迟相减为0）。

然而，理解不透彻的是

实际上在工具中ocv模式和cppr都是针对delay来说的，这种情况下二者delay肯定都考虑共同路径的影响，否则delay计算不准确，区别在于是否考虑悲观影响。

更准确地说： OCV 模式考虑共同路径的悲观影响，本身过于悲观，CPPR 不考虑common path 的悲观估计（计算偏差）。

原文链接： OCV与CPPR模式的理解_weixin_30929195的博客-CSDN博客

先说结论：实在没办法的时候当然可以用！功能机时代用过摩托罗拉、诺基亚、京瓷、波导等，3G以来用过中兴(第一款TD手机)、苹果4到苹果8、三星、HTC、酷派大观(曾经最贵的国产手机，从此中国的老板和高端商务人士都不用苹果和其他外国品牌手机做自己的主机了)、华为mate10、mate30 pro等，说这些的意思是，一百多纳米、几十纳米、十几纳米制程的芯片照样可以用作高性能高质量的手机。手机是一个软硬件整合的系统，不仅仅是芯片，7纳米、5纳米不让用的话，完全可以在现有基础上建立“内循环”，做出新一代高端手机来。然后在新的基础上不断寻求技术突破，甚至另辟蹊径弯道超车，在这过程中，也不排除可能的、适当的“外循环”！

华为7纳米被限制，为什么不能用大芯片，真的越小越好吗？

题主问题的核心是华为7nm被限制，为什么不能用大芯片，真的越小越好吗？这个问题要从不同的角度去出发，从客观条件来说手机端或者是电脑端，或者是像我们平时使用的随身携带的电子数码产品，确实可以遵循这样的规律，也就是越小越好。但是如果是军队，或者是一些服务器，等等的地方，越小越好，确实有些不合适，我们就来针对这两个情况来说说：

一，芯片并非是越小越好，比如军队或者是一些工业设计，服务器之类的，确实工艺不高，不过反而是越好。

我们实际可以看到，即便是像美国 科技 方面那么发达，芯片制造制程等等确实不用担心，但是军用芯片还是使用65nm或者是45nm，包括中国自研发的龙芯制造采用的是我们自己的工艺，65nm技术。因为芯片工艺越高，抗干扰的能力越低。

这是因为新的工艺会有OCV效应影响，往往达不到军用的环境，比如很多作战地区的温度确实相比我们平时的使用要更加严峻，比如就拿温度来说，零下几十度或者是要求耐高温的程度确实是远超平时的处理器的，所以平时的处理器是做不到的，OCV效应越严重，带来的时序问题越多。

包括抗干扰，抗辐射，以及稳定性要更好，而且本身军用处理器的指令集确实相对简单，所以对于工艺的要求并不算是很高。以及服务器，以及路由器之类的芯片，很多现在还是45nm后者是28nm，实际就是因为他们同样需要稳定性很强，散热因为体积的关系，所以是可以做到的。

二，如果单拿华为的麒麟或者是高通这样的手机芯片来说，确实越小越好，这确实是定律。

这也是经过多方面的考量。首先我们看到就像电脑intel和AMD两家生产CPU的大厂，都开始向10nm以及7nm靠垄，所以更不用说像手机方面的芯片了。

1 .受限于体积。确实很多人说，工艺不行，但是我们可以一次采用几个处理器，或者是在一个主板上面使用多个CPU这样的方式，确实是可行的，就像虽然电脑芯片工艺现在很多甚至还是在14nm或者是16nm， 但是他们足以媲美现在7nm的手机芯片运算能力，但是我们看到电脑主机的体积，就可以明白，他们工艺虽然不高，但是散热做的很好。对于手机来说显然是不合适的，一个手机甚至连一个主机里面的硬盘盒大小都不及，所以采用多个处理器虽然可行，但是散热怎么去做，功耗和发热怎么去控制，即便是这样的手机处理器，以后几个人会去购买呢？在手机这么寸土寸金的地方，任何一个地方不去妥协都是不可能的。

2.从功耗和发热方面来说。工艺越高，也就意味着功耗和发热更低，本身现在处理器的研发我们也总是发现了，每次发布的时候总是会说相比上一代降低多少的百分之几的功耗等等，实际也就是说发挥同样的性能下，新一代处理器发热会更小，而上一代就要发热更快。

而处理器工艺越高，也就意味着体积越小，那么发热和功耗就会越来越低，对于手机来说就可以进一步压缩尺寸，可以留更多的地方给电池，或者是加入其他的元器件，加入新的功能。

3.成本方面的考虑。实际上一次在一次芯片演讲的视频中，确实有看到过这一点，我们知道芯片是从晶圆上面切割刀而来的，而芯片本身是长方形之类的，如果工艺更高，那么体积越小。那么也就是说同样一片晶圆上面，假设16nm工艺可以裁切出来20个处理器，但是7nm的芯片可能就是40，或者是50个，甚至更多。

这样成本才会在慢慢的降低，当然这说起来手机也算是一个食物链。厂商，设计，芯片等等，这算是一个食物链。

个人的想法和看法：

从实际使用手机的角度来说，使用的环境不会太过于恶劣。所以对于抗干扰以及稳定性的要求并不是很高，或者是说工艺越高带来的不稳定性实际不影响使用，也是因为如此，所以手机芯片实际无所畏惧，工艺的提升对于手机这样体积的电子产品来说，功耗和发热降低，内部空间更多，可以做更多的功能来吸引消费者，以及更低的成本，这些综合因素来说确实工艺越小，对于我们日常使用的电子产品来说肯定是更好的。

回答完毕

大芯片不是不能用，而是实现同样性能，大芯片所需空间得翻几倍，发热也变大很多倍。所以，在手机越做越薄的今天，自然就用不上了。如果用回砖头机，自然也是能用，但没人会买啊。

1、大芯片性能跟不上

这里说大芯片是指制程工艺比较大的芯片，比如：65nm，130nm，280nm之类的制程工艺。而当下主流手机芯片都已经在7nm这个制程工艺，甚至逐步要迈入5nm制程工艺了。很多人会觉得，既然7nm无法生产，能不能弄大芯片来替代？

现如今芯片领域是寸土寸金，希望把每一原子都利用起来。因为芯片的计算性能是靠每个逻辑计算单元来实现，每个逻辑单元又靠芯片中的许多晶体管来实现的。所以， 在单位面积中放置越多的晶体管，性能自然就越强 。既然这样，我们就来看看7nm和65nm到底有相差多大。

从上面对比来看， 大芯片的性能已经无法满足现在手机的使用了。只能勉强用在电脑里，但是竞争力也很低。

2、实现同样性能，大芯片所需空间大，发热更大

要实现同样性能，大制程工艺要摆放相同多的晶体管，空间自然需要翻好几倍。大家很好理解。但是发热大就未必那么容易理解了，很多人会认为，大家都是相同多的晶体管在发热，为什么大芯片发热会更大呢？

其实， 是因为大制程工艺芯片中的晶体管也比较大，需要导通电压比小晶体管的需求大很多 。 根据电功率的公式： P=U^2/R ，我们可以知道，电压越高，单个晶体管功耗也就越大，发热量自然就变大了 。而且变大是按照电压平方来变大的。这也是为什么笔记本的CPU要采用低电压版的原因。

3、对比总结

综上，大芯片相比小芯片存在着诸多的不足。大致如下：

有了这么多的限制，大芯片基本也就只能用在空间大、性能要求不高、散热良好的地方。至于主流手机、笔记本等要求较高的地方基本就无用武之地了。所以，在希望高性能的情况下，芯片当然是越小越好。

华为7纳米芯片被限制为什么不能用大芯片呢？

首先芯片的大小直接影响手机的性能！芯片相当于一个集成电路，在相同大小芯片上制程工艺越精密，代表着手机的性能越强大！制程工艺越精密，芯片空余出来的位置越大，空余出来的位置可以放入更多的晶体管，从而提供更好的手机性能！

举个例子:7纳米和10纳米芯片的区别！华为的麒麟980使用的7nm芯片，华为麒麟970使用的10nm芯片！华为麒麟980晶体管为69亿个，华为麒麟970晶体管为55亿个，相当于7纳米芯片比10纳米芯片提升了25.5%左右！

芯片的大小对于其他设备来讲并不重要，但是对于手机来讲却是意义非凡！手机追求的就是轻、便、薄！同等性能下，当然芯片越小，所占的手机空间也就越小，手机也就越小巧！

随着美国在芯片领域打压政策的升级，华为现在面临两个严峻的问题。一个是华为将会失去芯片代工厂的合作，包括台积电、中芯国际等厂家；一个是华为将会失去其他来源的芯片采购，除了芯片之外，内存、显示器等其他部件同样如此。无论是哪个方面，华为未来手机业务将会受到严重的影响，这将是华为公司较为艰难的一段时期。

华为海思半导体有限公司是一家芯片研发公司，在ARM公司购买的ARM架构基础上进行自己的开发，之后将相关资料交由台积电，最终由台积电帮华为完成芯片生产。随着美国打压政策的升级，一起源于美国软件、技术将无法继续使用，这意味华为将会失去台积电这个合作伙伴。该政策已经于9月15日正式生效，据传华为已派包机从台积电拉回最后的芯片，这部分芯片将用于华为下代旗舰手机Mate40系列的身上。

失去台积电的华为，意味着彻底无缘在继续制造5nm、7nm高端芯片，那么中低端芯片能否继续研发呢？国内中芯国际之前已经在帮华为代工14nm工艺制程的芯片，实际情况更加严重！中芯国际能否继续为华为芯片代工，依然要取得美国相关部门的允许。一方面中芯国际无法完全规避美国技术，一方面还需要从荷兰ASML公司购买光刻机，美国是横在中芯国际与华为之间的一大障碍。中芯国际已经向美国发出申请，希望能够继续为华为代工芯片，不过能否通过尚未可知。

退一步来讲，即便中芯国际能够继续为华为代工芯片，依然无法弥补华为高端芯片的缺口。毕竟5nm工艺制程与14nm工艺制程之间差异巨大，并不是靠增大芯片面积就能够弥补的！一个是芯片的计算能力上的差距，两者之间的性能无法同日而语，并且应用程序对于计算需求量也越来越高；一个是散热的问题，工艺越落后，差生的热量也就越高，甚至会因为温度过高而降频，手机会越用越卡顿；一个是硬件设计，大芯片会增加主板空间，这就使得手机变得大而笨，违背了轻薄设计的理念。

那么，华为是否可以通过其他途径来解决没有芯片的这个问题呢？现在只剩下购买这一条路，苹果A系、高通骁龙芯片彻底无缘，还剩下三星已经联发科。当前有意向与华为达成合作，联发科的可能性最高，但是依然需要美国对其放行。华为眼前的困境远不止芯片问题这么简单，全球高 科技 企业想要完全绕过美国技术并不现实。华为同样会面临其他硬件不可得的窘境，三星电子、SK海力士也已经开始断供华为，正在向美国发出申请。

无论事态最终如何发展，依然希望华为能够渡过此难关！中国 科技 发展之路并不平坦，特别是核心 科技 这块，独立自主研发将会是未来的主要方向。只有掌握了核心技术，才能够不再受制于人！

除了这些性能之类的，很大程度上是成本太高。假设一个硅片上可以切5000个7nm制成的芯片，同一个硅片切14nm芯片可能只有2500，28nm芯片或许只能切1200个。制成成本当然也不一样，但没高太多每一代。这样的话，一个7nm芯片可能500，一个28nm芯片成本可能就要2000。现代消费电子里面含有大量的各种芯片，CPU，GPU，内存，闪存，每个成本翻几倍，一个手机光成本价就要七八千，这还不包含任何研发，推广，管理费用，加上这些，售价可能过万，这样的销售量能有多少？怎么和售价三四千的小米，VO竞争。所以，低端制成在军工这种不计成本产品上还可以用，在民用消费电子上只能走高端制成的。

芯片的nm大小不是说的芯片体积的大小，而是单位面积上所排列的微小晶体管的大小，比如说一个体面积一平方厘米的芯片，晶体管体积的大小直接影响了一平方厘米内所容纳的晶体管的数量。十几个纳米和两个纳米的体积差着好几倍呢，功率差距太大了。

如果是手机，那还真不能用。

讲真有些人别来误人子弟了行不行！！！你连28nm工艺是什么都不知道还在这振振有词？

以麒麟990为例，这款产品采用台积电7nm工艺，拥有80亿晶体管，假如把它平换成28nm，理论上它的核心面积会超过600平方毫米，已经和RTX2080这种高端GPU核心差不多大了。

600平方毫米只是理论数值，考虑到晶体管利用率等因素，28nm工艺下集成80亿晶体管需要大约800平方毫米，这是无论如何也塞不进手机的。

所以别想用老旧工艺可以解决问题，根本解决不了。

你能理解69亿和晶体管和55亿个晶体管是多少吗，你理解了你就不这么问了。

如果把一个晶体管放大到米粒大小，那么这个芯片就得跟几个足球场那么大，你说这个手机怎么造。

就算用了稍大一点的芯片，晶体管少了，性能下降，谁会买。

你现在出门开车，再让你出门步行，你觉得有效率吗。

你原来 汽车 拉10吨，现在拉10公斤，你认为会有人要吗。

现在再让你穿老粗布披麻袋片你会穿吗。

现在不是5纳米、7纳米、10纳米的问题，是怎么造出来不被卡脖子的问题，华为拿不到小芯片，不等于全世界缺小芯片，既然不缺，你有什么辙破局。

老美想的是怎么收购华为，你还看不出来吗，不懂就别添乱了。

芯片并不是追求的体积越小越好，而是更先进的制程。

而且华为并不是7纳米被限制，而是全方位被限制，现在即使想用14纳米的芯片，别人也不卖了！

追求先进制程带来的好处

虽然摩尔定律已经日薄西山，但芯片的发展仍旧遵循着向性能更强、功耗更低的大方向发展。

更好的制程和先进工艺能够在同样的面积中塞下更多的晶体管，同时减少漏电率，使得芯片更强功耗更低。

台积电CEO曾表示：

这就是“小芯片”带来的好处！

现在半导体行业竞争剧烈，稍有不慎就会受制于人，无论是消费级产品还是工业级产品，无不争取用上更好的工艺制程。

华为并非只有7纳米工艺受限

代工在一般的印象里属于那种低端，没有技术的行业，但是在芯片领域，代工厂则正好反了过来。

目前世界最大最先进的的半导体代工厂正是台积电，由于华为没有自己的芯片制造厂，绝大部分芯片均由台积电做代工。

由于美国的禁令，目前华为在国际市场上已经无芯片可买 ，而国内的代工厂只有中芯国际。中芯国际目前只能做到14纳米，并且还没有做到大规模量产，良品率也较低。台积电已经可以稳定量产5纳米工艺，其中的差距不言而喻！

华为能用大芯片吗？

万不得已时，当然也能用！

华为的芯片有一款麒麟710，大部分是由台积电12纳米工艺制造。其中有一个分支是麒麟710A，就是由中芯国际的14纳米工艺制造，而中芯国际14纳米与台积电16纳米属于同代。

由于中芯国际的工艺优化不够，这款芯片只能从2.2GHz的频率降到2.0GHz，这里就看出问题来了：

想要性能，就需要解决发热和电池续航问题，降低频率可以解决，但是性能就会下降，二者不可兼得！

如果仍旧让它运行在高频率，那就要加强手机的散热和电池的容量，这样成本就高了。

即使是这样这样，中芯国际14纳米也暂时没有能力大规模量产，无法满足华为的巨大需求！

也就是说 华为强行大规模采用“大芯片”，就是造成自家产品落后于同代的水平，而且成本更高，竞争力更差。

从产量上来看，华为即使要这么做，也没办法买到这么多芯片，况且中芯国际也在禁令之列，后面是不是能为华为供货还是个未知数！

总结

芯片的制程总体上确是越小越好，华为以后面临的不是大芯片和小芯片的问题，而是“无芯可用”的局面，这个更为严重！

---