表1 常用门电路逻辑符号及逻辑功能3．数字集成电路的引脚识别及型号识别（1）引脚识别集成电路的每一个引脚各对应一个脚码，每个脚码所表示的阿拉伯数字（如1，2，3，…）是该集成电路物理引脚的排列次序。使用器件时，应在手册中了解每个引脚的作用和每个引脚的物理位置，以保证正确地使用和连线。每个双列直插式集成电路都有定位标识，以帮助使用者确定脚码为1的引脚。从图1可见，定位标识有半圆和圆点两种表达形式，最靠近定位标识的引脚规定为物理引脚的第1脚，脚码为1，其他引脚的排列次序及脚码按逆时针方向依次加1递增。
图1 数字集成电路的脚码及型号（2）型号识别如图1所示，每一个TTL数字集成电路上都印有该器件的型号，国标的TTL命名示例如下。图标示例： C T 74LS04 C（或M） J（或D或P或F） ① ② ③ ④ ⑤说明：①C：中国；②T：TTL集成电路；③74：国际通用74系列（如果是54，则表示国际通用54系列），LS：低功耗肖特基电路，04：器件序号（04为六反相器）；④C：商用级（工作温度0～70＇C），M：－55～125°C（只出现在54系列）；⑤J：黑瓷低熔玻璃双列直插封装，D：多层陶瓷双列直插封装，P：塑料双列直插封装，F：多层陶瓷扁平封装。如果将型号中的CT换为国外厂商缩写字母，则表示该器件为国外相应产品的同类型号。例如，SN表示美国得克萨斯公司，DM表示美国半导体公司，MC表示美国摩托罗拉公司，HD表示日本日立公司。集成电路元件型号的下方有一组表示年、周数生产日期的阿拉伯数字，注意不要将元件型号与生产日期混淆。4．实验中所用的门电路引脚图74LS00 （⊥弓昌卜门）， 74LS02 （豆戈爿｜门）， 74LS04 （芎卜门）， 74LS08 （⊥弓门）， 74LS32 （厦戈门），74LS86（异或门）的外部引脚参看附录“部分集成电路引脚图”中的内容。5．门电路功能验证方法为了验证某一种门电路功能，首先选定元件型号，并正确连接好元件的工作电压端。选定某种“逻辑电平输出”电路，该电路应具有多个输出端，每个端都可以独立提供逻辑“0”和“1”两种状态，将被测门电路的每个输入端分别连接到“逻辑电平输出”电路的每个输出端。选定某种具有可以显示逻辑状态“0”或“1”的电路，将被测门电路的输出端连接到这种电路的输入端上。确定连线无误后，可以上电实验，并记录实验数据，分析结果。在“RTDZ－4电子技术综合实验台”上以测试74LS08与门功能为例，测试74LS08与门功能就是验证该门电路的真值表。测试电路如图2所示。首先将电子技术实验台上的RTDZ05号板的“＋5 V”和“⊥”端分别对应接至实验台的5V直流电源输出端的“＋5V”和“⊥”端处，保证RTDZ05号板上的电路被提供5 V工作电压。
图2 门电路功能验证连线图74LS08的14脚和7脚同样分别接到实验台的5V直流电源输出端的“＋5V”和“⊥”端处，连接好集成电路工作电压。TTL数字集成电路的工作电压为5V（实验允许±5％的误差），究竟哪一个引脚应接电源，需查阅该器件手册或该器件外部引脚排列图。A，B为被测与门的两个输入端，分别接RTDZ－5板的“十六位逻辑电平输出”端，该板有16个逻辑电平输出端，每个端均可分别输出TTL逻辑高电平或低电平，使用时可以任选两个输出端。Y为与门输出端，接 “十六位逻辑电平输入及高电平显示”输入端，用于显示门电路的输出状态。实验连线如图⒋2所示，当S，接“⊥”时，A端为逻辑“0”；当S，接“＋5 V”时，A端为逻辑“1”。由于S1，S2共有四种开关位置的组合，对应了被测电路的四种输入逻辑状态，即00，01，10，II，因而可以改变S，，S，开关的位置，观察“十六位逻辑电平输入及高电平显示”电路中的LED的亮（表示“I”）和灭（表示“0”），以真值表的形式记录被测门电路的输出逻辑状态。表格形式如表所示。
表 74LS08与门功能测试记录比较实测值与理论值，比较结果一致，说明被测门的功能是正确的，门电路完好。如果实测值与理论值不一致，应检查集成电路的工作电压是否正常，实验连线是否正确，判断门电路是否损坏。6．故障排除方法在门电路组成的组合电路中，若输入一组固定不变的逻辑状态，则电路的输出端应按照电路的逻辑关系输出一组正确结果。若存在输出状态与理论值不符的情况，则必须进行查找和排除故障 的工作，方法如下：首先用万用表（直流电压挡）测所使用的集成电路的工作电压，确定工作电压是否为正常的电源电压（ TTL集成电路的工作电压为5V，实验中4.15～5.25V也算正常），工作电压正常后再进行下一步工作。根据电路输入变量的个数，给定一组固定不变的输入状态，用所学的知识正确判断此时该电路的输出状 态，并用万用表逐一测量输入、输出各点的电压。逻辑“1”或逻辑“0”的电平必须在规定的逻辑电平范 围内才算正确，如果不符，则可判断故障所在。通党出现的故障有集成电路无工作电压，连线接错位置， 连接短路、断路。7．TTL集成电路的使用注意事项（1）接插集成块时，认清定位标识，不允许插错。（2）工作电压5V，电源极性绝对不允许反接。（3）闲置输入端处理。①悬空。相当于正逻辑“1”，TTL门电路的闲置端允许悬空处理。中规模以上电路和CMOS电路不允许悬 空。②根据对输入闲置端的状态要求，可以在Ucc与闲置端之间串入一个1～10 kΩ电阻或直接接Ucc，此时 相当于接逻辑“1”。也可以直接接地，此时相当于接逻辑“0”。③输入端通过电阻接地，电阻值的大小将直接影响电路所处的状态。当R≤680Ω（关门电阻）时，输入 端相当于接逻辑“0”；当R≥4.7 kΩ（开门电阻）时，输入端相当于接逻辑“1”。对于不同系列器件， 其开门电阻RON与关门电阻ROFF的阻值是不同的。④除三态门（TS）和集电极开路（OC）门之外，输出端不允许并联使用。⑤输出不允许直接接地和接电源，但允许经过一个电阻R后，再接到直流＋5V，R取3～5.1 kΩ。
GaN LED自1995年日本中村先生成功研制以来，近几年其技术以惊人的速度迅猛发展。在可靠性方面，虽然在上、中、下游研发和生产等各个环节中备受重视，但是外延材料对器件可靠性和性能的影响研究，受上游至下游产业学科跨度大的限制，分析实验难度较高；与其他半导体器件一样的有些理念虽为业内人士所知晓，因缺少对应的分析实验和规范的试验方法，故在GaN-LED方面无明确的对应关系。本文通过试验并分析GaN-LED外延片晶体质量对其LED芯片光电参数分布及器件性能的影响，提出较系统的实验方法，验证了LED外延晶体缺陷对器件可靠性的基础作用，为外延材料结构与生长工艺的优化和改善提供依据。1 试验概述
试验晶片为采用金属有机化学气相淀积（MOCVD）方法，在2英寸（50mm）蓝宝石衬底上生长的GaN基LED外延结构[1-2]。外延生长完成后，首先通过高倍金相显微镜检查外延层表面形貌，再用Bede-Q2000双晶X光衍射（DMXRD）仪对选定外延片晶格结构特性进行分析测试。然后采用常规的GaN-LED芯片工艺，将外延片制成330μm×300μm的LED芯片，其典型的外延材料和芯片结构如图1。采用LED-617型光电参数测试仪，进行芯片光电参数测试。用环氧树脂将管芯封装成蘑菇状Φ5mm的LED单灯器件供可靠性试验。LED器件参数采用SPC-4000LED光电参数测试仪测量，ESD试验则采用ETS910静电模拟发生器考核器件抗静电能力，而样品电老化试验则在自己研制的恒流老化仪上进行。
2 外延与芯片检测
在外延片表面外观检查中，选取较为典型的外观作为样片进行跟踪对比分析：外延片样品（Ep1）表面存在明显缺陷（图2），同时在（Ep1）这一炉次中和其他正常炉次中各选取一片表面无明显缺陷样品（Ep2和Ep3），以便跟踪对比分析。
2．1 X射线双晶衍射（XRD）分析
对于外延材料质量的评估，除检查表观特征外，可用X射线双晶衍射方法、光致发光谱（PL）、霍尔效应测试等对外延片晶体质量进行检测。其中X射线双晶衍射方法具有独特的优点，即可以无损伤、准确、制样简单地进行材料检测，可精确地确定晶格结构参数，尤其是晶格应变，特别适合测量外延晶片的结构特性。因此，本文选择了缺陷附近和远离缺陷两类区域，通过测量其双晶回摆曲线，以了解外延层晶格常数的微小差异、晶格扭曲、微小应变、缺陷附近的应力场情况以及晶片的d性或范性弯曲等特征[3]。图3为Ep1-1缺陷附近的回摆曲线。其中主峰为GaN外延层的（0002）衍射峰，其左右两侧InGaN多量子阱的衍射峰依然清晰，可见双晶回摆曲线是缺陷附近晶格结构参数的整体效果。
详细比较其他区域和其他晶片的双晶回摆曲线，容易观察到GaN（0002）衍射主峰半峰宽的差异，测试结果见表1。缺陷附近半峰宽明显大于远离缺陷区域和正常晶片，晶格失配较正常严重，表明缺陷不只影响观察到如图2所示的1mm大小区域，它将导致其附近区域晶格的畸变。
2．2 芯片光参数分布图
将外延样片按常规的GaN-LED芯片工艺，同批生产制成330μm×300μm的芯片管芯，采用LED-617型光电参数测试仪进行光电参数测试，输出相应参数分布图。其中Ep2、Ep3对应的电致发光（EL）分布未见异常，而样片Ep1的（EL）分布如图4所示。从图4（a）清晰显示，发光强度随离开样片中心区域而减弱，多数不发光区域位于样片边沿；最为显著的不发光区域与样片制成管芯前缺陷区域一致，如图中所标，不发光区域尺度明显大于外延层缺陷的表观尺度，可见外延片中的缺陷将直接导致周边区域管芯的失效。而其他区域管芯波长分布较均匀，如图4（b）所示。由于发光波长取决于外延层中多量子阱宽度和势垒的高度，管芯波长分布的均匀性反应了外延工艺过程的精确性。综合上述两方面的结果，可以认为，外延层的缺陷起始于衬底，如果外延过程未能得到抑制，它造成缺陷及附近外延层所制成的LED芯片丧失发光特性；此外区域虽然失配严重，但芯片光电参数未见异常。
3 可靠性试验结果的验证与分析
按照设定的试验分析比较方案，分别从三片对应外延片中抽取合格芯片样品，进行可靠性分析试验。芯片样品组Cp1-1抽自Ep1-1外观缺陷片缺陷附近区域的参数正常芯片；样品组Cp1-2分别抽自Ep1-2外观缺陷片远离缺陷区域的上下左右四个区域；样品组Cp2和Cp3分别抽自Ep2和Ep3的上下左右四个区域。同时封装成器件后，进行可靠性试验，其中一组进行抗静电能力试验，两组做电老化加速寿命试验。
3．1 对抗静电能力试验的影响[4]
静电放电（ESD）容易引起GaN基发光二极管pn结的击穿，造成器件失效，因此抗静电能力的高低直接体现LED器件可靠性。采用晶体管图示仪作为试验前后的电性能参数测试，ETS910静电模拟发生器对待测样品进行放电，条件为标准人体模型，正反向连续放电3次，间隙为1s，测试结果（表2）表明，当静电电压较低时，所有样品的抗静电能力未见差别，但随着电压的上升，差别明显加大。取自Ep1-1外观缺陷片缺陷附近区域的样品Cp1-1组的抗静电能力最差，而其他三组差别不明显。
在外延材料结构中，InGaN有源层的势阱、势垒的宽度窄，器件ESD失效机理相对复杂[5]，试验结果统计显示，晶体质量较差、失配严重所对应的器件被静电击穿而失效的概率较其他器件要大得多。可见当器件受到静电冲击时，外延结构晶体中的缺陷及其附近晶格畸变严重和位错密度高的薄弱位置将容易被击穿。
3．2 电老化试验[6]
发光二极管的退化主要包括管芯和环氧树脂等缓慢退化。在本文的试验中，环氧树脂退化的影响将尽可能降低。由于GaN基LED可靠性水平的不断提高，其超长的工作寿命，已不可能通过正常应力条件下的寿命试验来验证，故采用两种加速条件进行老化试验：①采用高温恒流的高恒定热电应力加速老化试验，试验条件为正向电流40mA，环境温度60℃，时间96h，其试验结果见表3；②采用高恒定电流应力加速老化试验，试验条件为正向电流30mA，环境温度25℃，时间1008h，结果见表4。光通量退化曲线如图5所示。
试验结果表明，四组样品光输出退化趋势基本相似，体现样品器件的电老化总体综合情况，其之间的差异是由芯片造成的。无论是高温恒流加速老化或者是高恒定电流老化试验，取自Ep1-1外观缺陷片缺陷附近区域的样品Cp1-1组的光衰都最大，因所有样品的封装条件一样，故器件光输出退化速率的差别应为管芯所造成。由于缺陷对载流子具有较强的俘获作用，在有源层中形成无辐射复合中心，使光效降低，而注入载流子的无辐射复合又使能量转化为晶格振动，导致缺陷和位错等造成载流子泄漏和非辐射复合中心的增多，使得器件内量子效率下降速率加快[7]。
易车讯 近日，在比亚迪电话会议上，比亚迪董事长王传福透露了品牌当下的状况以及未来规划。据悉，比亚迪目前在手订单70万台，新车下单交付周期4-5个月；而刚刚上市的海豹车型已经投入量产，受疫情和限电影响交付压力很大。在未来发展规划方面，比亚迪将于2024年推出第五代DM-i系统。
当下，比亚迪在手订单70万台，新车下单交付周期达4-5个月，8月受限电和疫情因素影响了交付数量，但8月环比7月有增长，而比亚迪2022年底会争取28万的月交付量。而刚刚投入量产的海豹车型，由于受疫情和限电影响交付压力很大，目前已交付了1000多台，经过两个月爬坡会大幅改善。
发展规划方面，比亚迪2023年推出的高端车型会推出高端智能辅助驾驶。将会推出一整套辅助驾驶方案，硬件软件都有整体化部署，并会通过保持长期产品技术创新来保持长期持续的产品领先。此外，比亚迪还将在2023年上线百万价值品牌，会匹配很多独有的新技术，并达到百万元售价，而第五代DM-i系统将于2024年推出。
在市场发展预期方面，王传福认为2023年中国整个市场新能源销量预估在900-1000万辆，而比亚迪的整车计划是400万台起，电池和电机电控半导体都会同步甚至更多。电池外供方面，2023年主要产能供应内部，相较更少的比例供应外部，2024年外供比例将明显增大。
此外，针对明年新能源车的补贴退坡，比亚迪因为销售规模的增长每年原材料采购成本会降低3-5%。明年预估降低百分之五可抵消掉补贴退坡。利润方面产能释放后单车折旧摊销成本降低，利润率每月会逐步增长。
而在开拓海外市场方面，比亚迪后续会把欧洲作为主要海外市场之一。美国方面，最新的补贴法案体现美国政府的不自信并是歧视性法案，若一直坚持此政策，比亚迪更会注重其他海外市场并考虑暂时放弃美国市场。
根据易车App“销量榜”显示的数据，汉在新能源车中排名第4位。如需更多数据，请到易车App查看。
欢迎分享，转载请注明来源：内存溢出
微信扫一扫
支付宝扫一扫
评论列表（0条）