什么是stm32位机，stm的全称是什么？

STM32是ST意法半导体公司推出的32位MCU微控制器，是基于ARM公司授权的Cortex-M3核，Cortex有A、R、M三大系列，A表示Aplication即应用处理器（如A8、A9处理器），用于手机、平板等高端产品；R表示Real即实时处理器，一般用在对实时处理要求高的比如军工产品；M表示Microcontroller即微控制器，用在低端控制领域，即单片机的应用场合。

STM是意法半导体的MCU的系列代号，如STM32F101*系列通用型，STM32F103*系列增强型。

STM32系列单片机现在很流行，关键在于ST公司提供了一整套固件库，封装了对寄存器的 *** 作，使工程师不再像51单片机一样去设置各种寄存器，而是通过调用现成的固件库即可。

STM32基本因为功能强大（资源较多），价格便宜，大有取代51、AVR、PIC等传统单片机的势头。

CIS芯片全称CMOS图像传感器，是一种将光学影像转换为电子信号的设备。通常由像敏单元阵列、行驱动器、列驱动器、时序控制逻辑、AD转换器、数据总线输出接口、控制接口等几部分组成，并且这几部分被集成在同一块硅片上。目前这种传感器全球能做的公司极少，索尼在全球CIS营收市占率约42%，韩国三星占比约20%，豪威占比约10%，安森美占比约5%，意法半导体占比约4%。市场传言CIS芯片供不应求，主要是智慧型手机拉货需求大增，镜头数增加到3颗以上，此外，车用CMOS感测元件需求持续增长。

MIPI全称Mobile Industry Processor Interface，移动产业处理器接口。是MIPI联盟发起的为移动应用处理器制定的开放标准和一个规范。MIPI联盟是2003年由ARM、诺基亚、意法半导体和德州仪器发起成立，目的是把手机内部的接口如摄像头、显示屏接口、射频/基带接口等标准化，从而减少手机设计的复杂程度和增加设计灵活性。 MIPI联盟下面有不同的WorkGroup，分别定义了一系列的手机内部接口标准，比如摄像头接口CSI、显示接口DSI、射频接口DigRF、麦克风 /喇叭接口SLIMbus等。目前比较成熟常用的标准有DSI(Display Serial Interface)和CSI(Camera Serial Interface)，现行Camera接口均遵循CSI-2标准。CSI、DSI的物理层（physical Layer）由专门的WorkGroup负责制定，遵循D-PHY标准。

  D-PHY定义了1个Clock Lane和1~4个Data Lane，每条Lane都是同源的差分信号线，分为P(Positive)和N(Negative)通道，两根信号线交替变化，当P>N时表示1，P<N时表示0。Clock Lane是必须的，为数据采样提供同步时钟，我们习惯上所说的MIPI 1Lane、2Lane、4Lane是指有1个Data Lane、2个Data Lane和4个Data Lane。如图4.4-1是MIPI硬件示意图。

  D-PHY支持两种传输模式：LP(Low Power)和HS(High Speed)。LP模式下采用单端信号，数据速率很低(<10Mbps)，但是相应的功耗也很低，典型电压在1.2v，LP-TX有4种状态LP-00，LP-01，LP-10，LP-11。HS模式下采用低压差分信号，功耗较大，但传输速率很高，高达1.2Gpbs，典型电压是差分电压200mV，共模电压200mV。数据传输采用DDR方式，即在时钟的上下边沿都有数据传输。传输时的最小单元为1个byte，且总是LSB在前，MSB在后。

  Camera传输数据工作在HS模式，行间(HB)、帧间(VB)在LP模式，从LP模式到HS模式首先发送LP11->LP01->LP00，然后在Clock Lane HS的对应下，发送一段HS_ZERO，并发送sync头序列 0001_1101，紧跟着是Data Packet。所有的Data Lane必须同时发射Sync头，但Data lane的长度可能不同，最多差1byte。Clock Lane必须先于数据传输开始前提供和后于数据传输结束后关闭，即Clock Lane进入HS要先进后出，以便于有足够的余量让接收端处理。Data发送完后，HS模式即告结束，线上状态重新回到LP11。Clock Lane，是从Master到Slave单向传输，低振幅，差分的DDR时钟信号。HS时，Clock Lane总是从HS-0(P<N)状态开始，以HS-0(P<N)状态结束，总是包含偶数次变换。Clock Lane可以选择帧间(VB)、或行间(HB)进入LP，或一直HS。

  图4.4-3和图4.4-4是Data Lane和Clock Lane从LP到HS转换时序，图中标记的各时间段，如TLPX、THS_PREPARE、THS_ZERO、THS_TRAIL、THS_EXIT、TCLK_PREPARE、TCLK_ZERO、TCLK_PRE、TCLK_POST、TCLK_TRAIL等都需要符合一定的标准范围，Sensor一般开放的有相关寄存器用于调整，计算方法会与CLK频率有关，所以CLK频率改变之后，这些时间可能需要重新计算以满足MIPI协议标准。除了这些时间外，MIPI波形的电压幅值如LP电压、HS差分电压、共模电压等同样需要符合MIPI协议标准，具体标准内容见MIPI Alliance Specification for D-PHY，测试方法可以用普通示波器一个一个的粗略测试，也可以用Agilent、Tektronix生产的专业MIPI测试仪器自动化测试，推荐后者。除MIPI发送方和接受方都要符合MIPI协议标准外，调试应用时，还要注意两者的匹配度，如CLK支持的最高速率、CLK是否支持连续HS、Sensor发送端THS_SETTLE需要大于BB接收端THS_SETTLE等。由Sensor原厂释放的默认初始化都是满足MIPI协议标准的，调试时只需注意下上面几个问题即可，用不着去怀疑MIPI标不标准，示波器测出MIPI波形真有什么不对，多半也是由于Sensor工作条件不满足、硬件接线Layout有问题引起。图4.4-5是用示波器抓的一个MIPI波形，黄色为P、蓝色为N，可以看出波形形状符合上面所讲的时序图。

  MIPI是一种串行传输数据流，没有帧、行同步信号线，为标记帧头、帧尾、行头、行尾、数据类型、MIPI标准协议定义了Short Packet来表示同步头，Long Packet来表示一行Pixel数据，以及CRC校验码等一整套数据编码打包协议，详情请参考MIPI Alliance Specification for Camera Serial Interface 2 (CSI-2)。图4.4-6是MIPI帧结构示意图，FS：Frame Start；FE：Frame End，Line Blanking和Frame Blanking时Data Lane将进入LP模式，其它时刻处在HS模式。

  MIPI相较于DVP接口有着不少优点，已经成为Camera最主流的接口，目前市场上5M以上的Sensor都支持MIPI，Spreadtrum、Mediatek、Qualcomm等主流主控尝试推出的智能机平台也都支持MIPI(Spreadtrum、Qualcomm只支持MIPI，Mediatek部分平台支持DVP和MIPI)，MIPI已是Camera发展的趋势。

  A）、PCB布线少：8bit DVP至少需要11根线，10bit DVP要13跟线，而MIPI 1Lane只要4跟线，MIPI 4Lane也不过才10根线，节省空间，也符合PCB设计精简的趋势。

  B)、抗干扰能力强：MIPI信号是成对走线，两根线从波形看成反相，有外部干扰过来也会被抵消很大部分，同时MIPI信号属于LVDS(Low Voltage DifferentialSignaling：低压差分信号传输)低到mV级，其本身对于外部的干扰也是很小的。

  C）、传输速率快：每条Data Lane的传输速率可达800Mbps~1.0Gpbs，部分厂商可以做到1.2Gpbs或者更高。

  D)、功耗低：MIPI在HB、VB空闲态时可以进入LP(Low-Power)低功耗模式，且HS态电压幅值较低，功耗也是不大的。

  MIPI信号线成对出现，Layout时P和N要平行、等长走线；尽量少打或不打过孔；打过孔得同时打，不可直角走线；远离高频信号线(如MCLK、其它MIPI Lane)，不可与其并排、重叠走线，最好用地线保护起来，且走线的背面也尽量走地线，并铺地铜作为参考层；差分线对的匹配阻抗要求为100Ω±10%。各Lane之间也应该保持走线等长，如由于FPC结构所限，可以走蛇形线来保证等长，不同Lane之间用地线隔开。

---