想要人手一台互动式穿戴装置？让梦想成真的放大器就在这里！

文／刘奕志、李君毅、翁佳菱｜国⽴中国台湾⼤学物理学系电⼦学课程学生

还记得当初我们对 google 眼镜的想像吗？只要眨眨眼就能拍照，随着视线的移转便能任意地缩放视窗、卷动页面。但，你曾关注过这些功能背后的技术吗?

如何让科幻电影中酷炫的互动式穿戴装置成为现实，一直是科学家的梦想。pexel

互动式穿戴装置一直以来都是科幻电影中不可或缺的元素之一，而这些装置只能存在于大萤幕上的原因，就是因为在现实层面上有许多问题还有待克服，除了成本的考量，还有就是对动作的侦测。由于人体的生物电讯号大多极小，为了侦测这些讯号，目前有效的技术基本上都需要搭配一台昂贵且续航力低的侦测装置才能达成目的。 理想的侦测装置必须能侦测到极微小的动作，因此，侦测装置最主要的部份便是放大器 ，但若想实现穿戴式装置互动装置的普及， 这个放大器最好是低功耗、具有延展性，放大效果好 ，同时耐用且 生产成本低 ，才能符合我们长时间配戴及使用的需求。

电子元件中的放大器——电晶体

目前电子元件中的放大器，多半是运用「电晶体」来达到放大效果，而这些「电晶体」，又是从半导体堆叠而来的。

不同导电性质的材料之比较示意图。

材料中的电子原本被束缚在价带中，但如果给电子足够的能量，它就有机会往上跳到传导带，变成可以移动的电子，一般如金属般的导体，就是价带跟传导带很接近，只要一点能量就可以变成可移动的电子，而绝缘体正好相反，就算给很大的能量，还是没有几个电子可以移动。

半导体正如其名，介于可以导电跟不可以导电之间，我们可借由调整给予能量的大小，来决定材料现在能不能导电，运用此特行，可以让半导体成为简单的自动控制装置，来控制电路的开、关状态。

那由半导体组成的电晶体（Transistor）又是怎么做出放大效果的呢？从字根上来了解 Transistor 这个字，可以发现它是由 trans（改变）跟 resistor（电阻）组成，亦即利用一个额外的接点来控制电晶体内的电阻。以电阻为例，它没有任何的外接控制点，所以假设有 1 安培的电流从一端流入，另一端就会输出 1 安培的电流；而电晶体多出了一个接点，倘若在这个接点上施加电压来「通知」电晶体改变输出端的电阻，那么我们就能控制输出的电流大小，这也就是电晶体作为放大器的原理。

电阻（左）与电晶体（右）示意图，可以看出电晶体多了一个接点。

下文提到的薄膜电晶体（Thin Film Transistors, TFT）是电晶体的一种，常用于显示器中。借由电流通过与否，间接控制萤幕上每个画素产生不同的亮度，使液晶显示器显示出各种画面与颜色，但一般的薄膜电晶体难以塑形，因此较难在穿戴式装置上应用。

轻薄短小又便宜？「有机」或许就是关键

有机 薄膜电晶体注 1 （Organic Thin Film Transistors, OTFT）以具有 共轭键结注 2 的高分子为主要材料。一般常见的有机高分子材料如塑胶与橡胶之所以为绝缘体，是因为其由碳氢化合物所组成的共价单键长链分子，并不具备可自由移动的电荷。而具有共轭键结导电高分子的主链， 由交替的单键─双键共轭键结 而成，此时 每一个碳原子有一个价电子未配对，这个多出来的电子可以在分子上自由移动，不被键结束缚 ，但这个价电子不易沿着整个长链移动，因此还需加以 掺杂（doping） —— 即 增加带电载子 （carrier，即载有某种物理特性、且可自由移动的粒子）的浓度，则此材料即成为导电体。

左为共轭分子 1,3-丁二烯，右为非共轭分子 1,4-戊二烯。  Tuiuti University of Paraná

与一般的薄膜电晶体比起来，有机薄膜电晶体有以下几个优势： 低温制程、制作步骤简单、成本低廉且容易塑形 ，但由于有机材料中分子与分子间仅仅透过微弱的吸引力束缚在一起，不同于无机半导体中分子间透过化学键确实的连接在一起，此种较弱的分子间之相互作用，使它们易于形成缺陷，使得载子在传输时容易被缺陷所捕获，此时需要施加较大的电压以提供能量来将其释放。这个未能解决的起始电压问题，就是为什么现今产业多使用无机半导体的原因。

而今天这组由 Chen Jiang 团队发现的萧特基有机薄膜电晶体放大器 (Schottky barrier anic thin-film transistor amplifier circuit, SB-OTFT amplifier circuit)，完美的克服了上述的阻碍。

明明电晶体千百种，为何「它」能胜出？

这组放大器以具有共轭键结的高分子材料 C8-BTBT ，作为有机半导体的主要成分，使其可以利用喷墨印刷技术生产（如字面意思可以被「印」出来），制造成本因此较以往常见的薄膜电晶体低上许多，具有大量生产的潜力。而且由于 C8-BTFT 的晶粒（>50μm）相对较大，可有效覆盖整个通道，大颗晶粒在体积不变的情况下，晶粒数量较少，也可以减少晶粒间的接触面积，有效覆盖整个通道并减少晶粒边界注 4 和堆叠错误等晶体缺陷的形成 ，进而使此有机半导体的初始电压降低，克服以往多数有机半导体因起始电压高，所以在搭配电池使用时电力消耗快、续航力较差的问题。

Chen Jiang 团队开发的萧特基有机薄膜电晶体放大器示意图。Chen Jiang et al, 2019

除此之外，由于其材料特性，该放大器还具有高 跨导率注 5 （38.2 S/A，接近理论极限 ─ 约 38.7 S/A，一般无机电晶体为 20~30 S/A）、极低功耗（<1nW）、具延展性的特质。考虑人体生物电讯号大多十分微弱，这组有机薄膜放大器的特性恰恰符合我们对于生物电讯号侦测的需求，非常适用于在生物医学、运动科学等相关领域进行监测追踪。

这组放大器在经过三个月的环境暴露测试后，阈值电压（即起始电压，Operating voltage）的偏移小于 1mV 且传导效率的浮动小于 1%，远低于其他有机薄膜电晶体元件在相同条件下的表现（>100 mV, >20%），意即其具有优异的稳定性，即使在长时间运作下仍能保持原本良好的特性。

此组 SB-OTFT 与其他电晶体最佳表现的性质比较。Chen Jiang et al, 2019

举例来说，这个放大器可以大大的改善目前侦测人类眼电图 (electro-oculogram，EOG) 信号的技术，意即利用侦测角膜视网膜电位来追踪眼动，以上所述的特性改善了现今侦测器体积大、成本高、需求电源高的问题。另外，高放大功率使其有潜力侦测到极微小的波动讯号，让我们能了解眼睛在面对虚拟环境（如景深效果）时应对的状况。在建构虚拟实境 (Virtual Reality) 的技术上为非常重要的资讯。

此组 SB-OTFT 侦测眼电讯号示意图。 此眼电讯号放大前后对照图。Chen Jiang et al, 2019 有机薄膜电晶体突破对科技的想像

与传统无机薄膜电晶体相比，有机薄膜电晶体的优势在于制作程序简单多样、成本低。再者，以有机材料制成使它具有更好的柔韧性，因此物件的尺寸能做得更小、更轻，携带起来更方便。

在过去的有机薄膜电晶体研究中多追求 载子迁移率注 4 与 电流开关比注 5 等作为数位开关的性质提升。而此研究突破过往的窠臼，开启了崭新的研究方向。这组放大器能 同时满足低功耗、高放大功率与高稳定性 等理想放大器应具备的性质，不仅如此，它还有 优异的环境稳定度 与 能够大量生产的优势 ，有利于应用在生活中，而这都是其他电晶体无法做到的。

由于目前有愈来愈多科技以互动式穿戴装置为主轴，或许有机薄膜电晶体的发展会延续此研究发现更多可能性，使互动式穿戴装置大量应用在生活中，突破现今对科技的想像。

致谢

本文源自于中国台湾大学物理学系电子学的课程报告，感谢朱士维教授与程暐滢助教的建议与协助。

注解： 

1. 薄膜电晶体(Thin Film Transistors, TFT)：是场效电晶体的种类之一，大略的制作方式是在基板上沉积 各种不同的薄膜，如半导体主动层、介电质和金属电极层当做通道区。

2. 共轭键结(conjugated bonding)：指具有单键-双键交替的键结方式，其中会有一个 p 轨域重叠，连接其中间的单键。它可以让 π 电子游离通过所有相邻对齐的 p 轨域。此 π 电子不属于单键或原子，但是属于一组的原子。最大的共轭体系是在石墨烯、石墨、导电聚合物和奈米碳管中被发现的。

3. 跨导率(transconductance efficiency)：电晶体中描述跨导与相对应的工作电流比例关系的参数，此数 值越高代表设置到同样工作环境时，所需要的工作电流越小，并因而减小整体功耗。一般常用的定义方式为 gm/IDS 其中 gm 为跨导、IDS为汲极电流。

4. 载子迁移率（carrier mobility）：指载子受到外在电场的作用下，能移动的多快的指标（常用 cm2⋅V-1⋅s-1 作为单位）

5. 电流开关比（on/off current ratio）：当给予的电压大于起始电压时，电晶体为开（on）的状态，反之则 为关（off）的状态，开与关两个状态的电流比称为电流开关比，较大的电流开关比代表开关切换速度快，有较明显的开关器功能。

降低CPU功耗的好办法?回答如下：

要减少芯片的动态功耗有3种方法：降低供电电压、减少芯片电容、降低开关频率。

决定功耗的主要因素~~~~

1999年的PⅢ处理器采用了0.25μm的制造工艺，而2000年11月诞生的Pentium 4在经历了0.18μm、0.13μm工艺之后，现在Intel已经推出了0.09μm工艺的P4E系列。在以前，每一次的工艺进步带来的是CPU核心面积的减小、频率的提升和功耗的降低。而在0.13μm以后，情况却有所不同。众所周知，0.09μm工艺的P4E在频率并未大幅提升的情况下功耗剧增。以至于传统的封装方式已经无法满足降低现有处理器功耗的需求。

那么，是什么原因导致了新工艺CPU功耗不降反增呢？

首先，CPU内部集成的晶体管数量的快速增加，基本上验证了摩尔定律所说的18个月晶体管数量翻一番的速度。工作的晶体管数量越多，消耗的能量就越多，所以晶体管数量的增加是导致能耗增长的一个重要因素。Intel新推的P4E功耗大增的一个非常重要的原因就是晶体管数目的增加——Prescott内核的晶体管数多达1.25亿，其中包括1MB容量的缓存，这是之前Northwood内核P4处理器中晶体管数的两倍还多。由于新架构的P4E为了提升频率而进一步增加管线级数，这首先就导致了流水线部分晶体管数量的增加；同时，为了保证流水线的数据供应而不得不采用大容量的缓存结构，因此导致晶体管数目大幅度增加。Prescott内核的晶体管数量达到1.25亿，而Northwood内核的晶体管数量仅有5500万，如此巨大的差异，功耗暴增也在情理之中。

其次，现在所有CPU的硅片都是由CMOS（Complements Metal Oxide Semiconductor，互补型金属氧化物半导体）工艺制成。COMS芯片的开关工作机制决定了能耗的增长方式。COMS芯片主要的能耗分为静态功耗和动态功耗。

通常情况下，对于CMOS电路，静态功耗与动态功耗相比可以忽略不计，动态功耗基本上决定了总功耗。但是对于0.13μm以下的工艺，栅介质非常薄（不到2纳米，相当于 0.002μm），很容易产生较高的漏电流。目前的估测显示0.13μm技术条件下，根据设计的不同，静态漏耗(leakage)可达总功耗的12％到25％不等。相对而言，0.25μm条件下的漏耗不到总功耗的1％，0.18μm下漏耗也只有3％到5％。而对于0.09μm以下的工艺，静态功耗将呈指数倍增长。

静态功耗也由三部分组成：A、CMOS管亚阈值电压漏电流所需功耗；B、CMOS管栅级漏电流所需功耗；C、CMOS管衬底漏电流（BTBT）所需功耗。

静态功耗三种成因

动态功耗计算公式如下：

P=C×V2×f

C是电容负载，V是电源电压，f则是开关频率。

可以看到，要减少芯片的动态功耗有3种方法：降低供电电压、减少芯片电容、降低开关频率。

了解原理之后就让我们来看看，要降低CPU功耗，目前在这几个方面还能做些什么。

● 晶体管数量

并行单位的增加、缓存容量进一步加大、内存控制器的集成、防病毒功能的加入、单芯片多内核等等都需要更多的晶体管来实现。随着CPU的功能和性能的日益增强，其集成晶体管数量增加的趋势不可逆转，因此单纯从减少晶体管数量上降低功耗是不现实的。

晶体管数量必定超多的双内核AMD64

● 供电电压

从CPU的发展历史来看，每次工艺的进步也带来了核心电压的降低，现在的桌面CPU核心电压已经到了1.5V左右，而笔记本用的超低电压Pentium Ⅲ Processor-M工作电压可以仅为0.95V。

铜互连技术在降压上也起了一定作用。金属铜（Cu）的电阻率（～1.7μΩ·cm）比金属铝的电阻率（～2.7μΩ·cm）低约40％，有效降低了连线电阻，从而减少了电流在线路上的压降，使CPU对供电电压的要求降低。用铜线替代传统的铝线已经成为CPU工艺发展的必然方向。金属银虽可提供更小电阻率(～1.59μΩ·cm)，但在一般环境下极易被腐蚀，成本也更高，所以不被应用于集成电路连线。

但是CPU正常的工作电压是不可以无限制降低的，供电电压和频率之间还有一种关系需要考虑，即更高的频率需要更高的供电电压来实现。逻辑芯片需要200mV～300mV门限电压，为了获得优良的性能，电源电压应当是门限电压的大约3倍。假如门限电压为300mV，电源电压则需要900mV(0.9V)。即使不追求高性能，门限电压也不能降太多，门限电压过低，所需的门限电流就会增大，甚至无法关断，导致“门”将不“门”。

芯片电容

CPU核心面积减小的另一后果，是因介质间距减小引起晶体管电容增大和连线之间电容增加。电容大小不但影响芯片的功耗,还决定着芯片所能达到的开关速度。

“Low-k”低介电常数绝缘体技术是利用低介电常数绝缘体在芯片内部电路层之间起到绝缘作用,能够有效降低连线之间的电容。

P4E(Prescott)所使用的Low-k材料已经从Northwood的SiOF变更为CDO，连接电容降低18％，可以实现更低的布线延时并且降低能耗。

但是情况并不这么乐观，Low-k材料应用上遇到了麻烦。2003年，国际半导体技术规划（ITRS 2003[7]）给出低介电常数材料在集成电路未来几年的应用，其介电常数范围在2.7～3.1。真空的介电常数是1.0。介电常数的可降低空间已经很小了，不可能达到一个数量级的改善。Low-k材料的应用已经接近极限。

硅衬底基片和晶体管的接触区域会聚集很多电荷，形成输入电容和杂散电容。SOI技术在硅衬底和晶体管之间埋入氧化层，在晶体管和二氧化硅接触区域不会再聚集电荷，大大减低了寄生电容的产生。

● 运行频率

就现阶段而言，人们对性能提高的需求依然是CPU快速发展的第一动力。在CPU架构和算法没有改变的情况下，降低频率在减少功耗的同时也使性能变得低下。因此要保持良好的性能增长，降低频率的同时必须要采用新的架构和算法来抵消因频率降低带来的性能下降。

Intel也颇受高频率的困扰，开始在提高IPC上寻求突破，而放弃推广了近4年之久的高频路线。传说中新一代Pentium M(代号：Dothan)的桌面化，就可以视为Intel在CPU发展理念上的一种回归。AMD的Athlon 64系列的推出也反映出采用新架构能在保持强劲性能的同时有效降低运行频率。

CPU性能的增长是不会停止的，即使目前频率无法更多的提高，也同样可以通过改变CPU的架构来继续提升性能。而半导体制造材料的问题即使目前遇见困难，但是随着一些新物质的理论和应用的研究继续深入，最终一定能跨过这个屏障。在达到微电子技术的物理极限之前，CPU的频率在未来依然会继续提高。而不论任何时候，主流CPU的功耗都会在人们能够接受的范围内，因为用户的需求决定着这一切！

回答完毕！人人为我！我为人人！

---