另外一个严重的问题是刻蚀对材料的损伤，有时这种损伤在SEM下甚至根本就看不见。“对于密度较高的氧化硅、FSG来说，刻蚀只是去除了表面上的材料，不会对内部结构造成损伤。”Mills说。“但是，当你对具有不同化学性质的结构或材料进行刻蚀时，很难找到合适的化学反应使所有层的刻蚀速度都保持一致。对于同时具有有机和无机功能或组成的混合材料来说，最好能够找到合适的刻蚀气体，使刻蚀过程中对Si-键和C-键的攻击速度与它们在ILD材料中的浓度成比例。不幸的是，实际上很难使这两种反应按照相同的速度进行。更严重的问题是在进行下一步湿法清洗或阻障层（barrier）沉积工艺之前，你不知道会造成多么严重的损伤。因此，当发现清洗或barrier沉积问题时，有时其原因要追溯到好几步之前的刻蚀工艺。”
有时，你甚至会发现OSG刻蚀结构非常完美，但是清洗后CD变化50%的情况。对于barrier沉积工艺来说，刻蚀工艺形成的侧壁表面结构可以带来两种截然不同的效果：也许很幸运，也许是一场恶梦。如果其表面结构平整连续，而且没有断痕或倒置的侧壁斜面结构，barrier沉积的工艺窗口就很大。对于氧化硅或FSG双嵌入式结构来说，这是非常正常的情况，因为刻蚀选择比很高。“我们正在研究如何避免侧壁表面结构上所谓“veiling”、“bat wings”和微观沟道等缺陷。barrier沉积和ECD工程师非常害怕这些问题。”Mills说，“低密度结构的侧壁表面具有1nm、2nm和4nm等差异（不均匀性），这也会对barrier工艺造成挑战。”
“没有人能同时解决所有问题。我们必须根据相应材料进行特别的选择和处理。”Tegal公司市场部总监John Almerico说，“我们在铁电材料的刻蚀方面具有丰富的经验，因此
在高k领域我们具有一定的技术优势。钝化层（passivation）刻蚀是我们的另一专长，对这些非关键层电介质我们可以采用非常成熟的技术进行刻蚀，因此具有明显的成本优势。此外，我们非常关注将电介质材料用作硬掩膜层的发展趋势，这是一个很新的领域。”
刻蚀工艺的变化与转折
随着半导体向193nm光刻的发展，电介质刻蚀也面临着新的转折。Lam Research公司电介质刻蚀产品部副总裁Jeff Mark介绍说，这一转折发生在逻辑器件和存储器的90nm开发和130nm大批量生产阶段，并促进了存储器生产向110nm技术的迈进。
前段（FEOL）的挑战主要在于刻蚀纵宽比的增大，特别是DRAM电容器结构。当半导体技术从110nm转移到90nm时，很难刻蚀出那么深（>2.5um）的结构，同时还保持光刻胶的完整性和选择比，并获得预期的刻蚀结构和性能。人们正在寻求各种替代技术例如牺牲掩膜层技术（包括多晶硅或多层抗刻蚀掩膜层）以突破这些限制。后段的主要挑战则在于各种低k材料的应用。半导体正在向碳掺杂氧化硅、OSG等材料发展，其中有些使用了有机低k材料。
193nm光刻胶的工艺窗口和使用条件明显比248nm光刻胶更加苛刻。193nm光刻胶必须很薄。“我们如何才能做到高选择比，刻蚀出又深又小的特征结构，同时保证孔洞或线条边缘表面的平整性呢？”Marks问道。“你必须确保线条或孔洞边缘没有皱纹等缺陷。但是你所使用的光刻胶比以前的更加容易受到损伤，对离子轰击也更加敏感。”
Lam对双频率等离子体进行了优化，从而可以调整离子能量和尽量减小对光刻胶的损伤。“我们还对反应器内的气体反应和 *** 作方法进行了深入研究，改善了光刻胶的选择性。”Marks说。“尽量避免多层光刻胶或多晶硅硬掩膜的使用可以大大节省成本。我们可以利用很薄的193nm光刻胶刻蚀出很深的结构，在有些情况下甚至可以取消多层硬掩膜的使用。”典型的多层光刻胶（MLR）结构由很薄一层193nm光刻胶、OSG或其它电介层以及一层厚光刻胶组成。最上层的193nm光刻胶用于定义图形，然后将图形转移到下面的氧化硅和厚光刻胶层作为最终刻蚀用的掩膜层。
在后段，为了缩短工艺周期和降低成本，原位（in situ）处理的概念正被越来越多的人所接受。“人们希望能够在同一反应器中对多层薄膜进行处理，并且避免记忆效应影响下一层材料的刻蚀。”Marks说。“有些65nm或45nm刻蚀方案非常繁琐，需要在10个不同的反应器中进行10层不同的刻蚀步骤，这不太现实。我们发现限制等离子体的空间分布可以尽量减小记忆效应，双频结构则可以对聚合物进行有效的处理，从而实现某些薄膜层的原位处理。”
刻蚀过程中，会在低k材料表面形成一层保护性阻隔层。“我们需要保留这层阻隔层，但是同时又要尽量降低反应器内的氟含量。”Marks说。“有好几种原位处理方法可供选择：你可以先对晶片进行刻蚀，然后清理反应器中残留的聚合物，最后进行光刻胶的去除。但是，由于晶片仍然在反应器中未取出来，因此清理反应器中残留聚合物的同时也会去除晶片上的保护性阻隔层。另外一种方法是尽可能减少反应器内部的聚合物沉积量。当你用氧等离子体或氢等离子体进行光刻胶去除的同时也就完成了反应器中残留聚合物的清理，使保护性阻隔层可以保持较长时间，尽可能减小对刻蚀材料的损伤程度。”
保持生产过程中的CD控制也开始成为问题。过去，CD控制曾经是栅极刻蚀的一个难题，现在电介质刻蚀也开始出现同样的问题。“我们必须仔细监控后段双嵌入式结构的CD控制和前段栅极的CD控制。许多器件制造商仍然使用电介质刻蚀设备进行栅极硬掩膜层的刻蚀，此时CD控制应该更加严格。只要看一下接触孔的密度有多高，你就知道CD控制应该有多严格，否则一定会出现问题。
到90nm和65nm工艺时，CD变动范围要求必须控制在几个纳米之内。“晶片内部、晶片之间和不同反应器之间的CD重复性必须小于5nm。”Marks说。“保持CD的高度可重现性是非常必要的。为了做到这一点，唯一的办法是我们可以灵活控制工艺条件，实现对晶片范围内CD的实时调整。有时，光刻结果并不是很好，这就要求我们能够在刻蚀工艺过程中对CD变动进行相应的补偿。”
Tokyo Electron Ltd.公司BEOL产品市场部经理Eric Lee说：“刻蚀是最后一步工艺。当光刻结果不符合规格时，下面的刻蚀工艺必须能够提供解决方案，使最终的刻蚀结果能够达到设计的预想结果。要做到这一点必须要有扎实深入的R&D，特别是采用浸入式光刻系统时。”Lee认为高密度等离子体对后段刻蚀相当有害。目前，几乎所有制造商采用的都是中密度等离子体刻蚀设备。他说：“几乎每个人都在尝试采用至少两个以上的电源控制和低电子温度化学反应，降低等离子体造成的损伤
决定半导体材料的基本物理特性，即原子或离子的长程有序的周期性排列。按空间点阵学说，晶体的内在结构可概括为一些相同点在空间有规则地作周期性的无限分布。点子的总体称为点阵，通过点阵的结点可作许多平行的直线组和平行的晶面组。这样，点阵就成网格，称为晶格。由于晶格的周期性，可取一个以格点为顶点、边长等于该方向上的周期的六面体作为重复单元，来概括晶格的特征。固体物理学取最小的重复单元，格点只在顶角上。这样的重复单元只反映晶体结构的周期性，称为原胞。结晶学取较大的重复单元，格点不仅在顶角上，还可在体心和面心上，这样的重复单元既反映晶格的周期性，也反映了晶体的对称性。常见的半导体的晶体结构有金刚石型、闪锌矿型、纤锌矿型和氯化钠型4种，如图和表所示。在三元化合物半导体中有部分呈黄铜矿型结构，金刚石型、闪锌矿型和氯化钠型结构可看成是由两套面心立方格子套构而成。不同的是，金刚石型和闪锌矿型是两套格子沿体
对角线的1/4方向套构，而氯化钠型则是沿1/2[100]方向套构金刚石晶格中所有原子同种，而闪锌矿和氯化钠晶格中有两种原子闪锌矿型各晶面的原子排布总数目与金刚石型相同，但在同一晶面或同一晶向上，两种原子的排布却不相同。纤锌矿型属六方晶系，其中硫原子呈六方密堆集，而锌原子则占据四面体间隙的一半，与闪锌矿相似，它们的每一个原子场处于异种原子构成的正四面体中心。但闪锌矿结构中，次近邻异种原子层的原子位置彼此错开60°，而在纤锌矿型中，则是上下相对的。采取这种方式使次近邻异种原子的距离更近，会增强正负离子的相互吸引作用，因此，纤锌矿型多出现于两种原子间负电性差大、化学键中离子键成分高的二元化合物中。
半导体主要有三个特性，即光敏特性.热敏特性和掺杂特性。所谓光敏特性是指某些半导体受到强烈光芒照射时，其导电性能大大增强；光芒移开后，其导电性能大大减弱。所谓热敏特性是指外界环境温度升高时，半导体的导电性能也随着温度的升高而增强。所谓掺杂特性是指在纯净的半导体中，如果掺入极微量的杂质可使其导电性能剧增。欢迎分享，转载请注明来源：内存溢出
微信扫一扫
支付宝扫一扫
评论列表（0条）