什么是半导体中的新技术：high-k metal-gate (HKMG)

在65nm时代，漏电一直是降低处理器良品率、阻碍性能提升和减少功耗的重要因素。而随着处理器采用了45nm工艺，相应的核心面积会减少，导致单位面积的能量密度大幅增高，漏电问题将更加凸显，如果不很好解决，功耗反而会随之增大。而传统的二氧化硅栅极介电质的工艺已遇到瓶颈，无法满足45nm处理器的要求，因此为了能够很好的解决漏电问题，Intel采用了铪基High-K(高K)栅电介质+Metal Gate(金属栅)电极叠层技术。

相比传统工艺，High-K金属栅极工艺可使漏电减少10倍之多，使功耗也能得到很好的控制。而且，如果在相同功耗下，理论上性能可提升20％左右。正是得益于这种新技术，Intel的45nm工艺在令晶体管密度提升近2倍，增加处理器的晶体管总数或缩小处理器体积的同时，还能提供更高的性能和更低的功耗，令产品更具竞争力。

此外，我们要知道High-K栅电介质技术，相比以往的氮氧化合物/多晶硅栅堆叠技术成本会有所增加，而Intel为了保持工艺技术上的领先，不惜高成本采用了High-K栅电介质技术，我们也可以看出Intel对45nm处理器能否取得成功相当重视。而由于High-k闸极电介质和现有硅闸极并不兼容，Intel全新45nm晶体管设计也必须开发新金属闸极材料，目前新金属的细节仍属商业机密，Intel现阶段尚未说明其金属材料的组合。

半导体制冷效率的大小取决于热电堆冷热端的温差，而强化热端的散热与强化冷端的冷量散发有利于降低热电堆冷热端的温差，从而提高半导体的制冷效率.本文探讨了由半导体冷端提供冷量进行制冷的空间温度在自然对流和强制对流状态下随时间变化的规律.结果表明强制对流有助于冷量的传递和制冷效率的提高.

http://www.hahan.org/papers/chemistry/123412.html

http://auto.search.msn.com/response.asp?MT=%E5%A6%82%E4%BD%95%E5%A2%9E%E5%BC%BA%E5%8D%8A%E5%AF%BC%E4%BD%93%E5%86%B0%E7%AE%B1%E7%9A%84%E5%88%B6%E5%86%B7&srch=3&prov=&utf8

---