芯片电路有几层

芯片虽然个头很小。但是内部结构非常复杂，尤其是其最核心的微型单元——成千上万个晶体管。我们就来为大家详解一下半导体芯片集成电路的内部结构。一般的，我们用从大到小的结构层级来认识集成电路，这样会更好理解。1系统级我们还是以手机为例，整个手机是一个复杂的电路系统，它可以玩游戏、可以打电话、可以听音乐... ...它的内部结构是由多个半导体芯片以及电阻、电感、电容相互连接组成的，称为系统级。(当然，随着技术的发展，将一整个系统做在一个芯片上的技术也已经出现多年——SoC技术)2模块级在整个系统中分为很多功能模块各司其职。有的管理电源，有的负责通信，有的负责显示，有的负责发声，有的负责统领全局的计算，等等 —— 我们称为模块级，这里面每一个模块都是一个宏大的领域。3 寄存器传输级(RTL)那么每个模块都是由什么组成的呢？以占整个系统较大比例的数字电路模块(它专门负责进行逻辑运算，处理的电信号都是离散的0和1)为例。它是由寄存器和组合逻辑电路组成的。寄存器是一个能够暂时存储逻辑值的电路结构，它需要一个时钟信号来控制逻辑值存储的时间长短。实际应用中，我们需要时钟来衡量时间长短，电路中也需要时钟信号来统筹安排。时钟信号是一个周期稳定的矩形波。现实中秒钟动一下是我们的一个基本时间尺度，电路中矩形波震荡一个周期是它们世界的一个时间尺度。电路元件们根据这个时间尺度相应地做出动作，履行义务。什么是组合逻辑呢，就是由很多“与(AND)、或(OR)、非(NOT)”逻辑门构成的组合。比如两个串联的灯泡，各带一个开关，只有两个开关都打开，灯才会亮，这叫做与逻辑。一个复杂的功能模块正是由这许许多多的寄存器和组合逻辑组成的。把这一层级叫做寄存器传输级。4门级寄存器传输级中的寄存器其实也是由与或非逻辑构成的，把它再细分为与、或、非逻辑，便到达了门级(它们就像一扇扇门一样，阻挡/允许电信号的进出，因而得名)。5晶体管级无论是数字电路还是模拟电路，到最底层都是晶体管级了。所有的逻辑门(与、或、非、与非、或非、异或、同或等等)都是由一个个晶体管构成的。因此集成电路从宏观到微观，达到最底层，满眼望去其实全是晶体管以及连接它们的导线。双极性晶体管(BJT)在早期的时候用的比较多，俗称三极管。它连上电阻、电源、电容，本身就具有放大信号的作用。

电脑和所有电子设备的"大脑"称为微处理器,也就是芯片?

一块比手指还小的方形芯片中,大约有2000万只晶体管,就是这些晶体管使芯片发挥出强大的功能?在平均1平方厘米的面积上,晶体管之间的连接纵横交错,形成了非常复杂但又错落有致的结构,就像一座城市必须建造房屋?道路?电缆?电话线以及运输线一样,芯片上的无数线路和"建筑",可以让这座城市的小小居民——电子便捷地工作?

芯片

芯片里的晶体管用万的单位来统计是不够的，至少要用亿来统计，像一个7纳米的芯片边长差不多就1.5厘米，要在体积那么小的芯片里放入几十亿的晶体管，必须要用到特殊的技术和工艺。

芯片虽然体积小，但内部结构是错综复杂的微电路。通过X射线观看芯片内部结构，可以看到有很多层级，上下交错层叠大概有10层，每一层都有晶体管，通过导线相互连接。在生产的过程中，先完成第一层再向上递进，就和盖楼差不多。

鳍式场效晶体管技术是一种新型的半导体晶体管，这种晶体管和鱼鳍很像，已经达到了9奈米，是头发丝的万分之一。如果是传统的晶体管，电流经过闸门时只能管控一边的电路，属于平面结构的类型，而鳍式场效晶体管实现了3D结构，电流可以实现双向控制。

光刻机的紫外线要从原来的193nm提升到13.5nm，那就要使用最先进的EUV光刻设备进行光刻。 完成后就要用化学物质蚀刻掉多作余的硅体，通过感光产生二氧化硅这种物质，再加入多晶硅基本就可以形成门电路，建立各个晶体管之前的连接。通过这种 *** 作方式，一次可以注入大约3000万个晶体管。

芯片的体积和功耗要求越来越高，对于半导体晶体管来说，要不断突破现有技术，做到更精细，才能满足芯片的要求，人类也在不断创造着晶体管的技术极限。

我们的手机和电脑里都是安装了各种类型的芯片，芯片本身是由数以亿计的晶体管组成的，而芯片是在硅晶圆的基础上一步一步制造出来的，而且这个过程非常复杂，涉及到光刻、离子注入、蚀刻、曝光等一系列步骤，由于芯片对硅晶圆的纯度和光刻精度要求非常高，所以这都需要各类高端高精尖的设备才能进行，如果有杂质和误差问题，那么芯片也就无法正常工作。

所以说芯片当中数以亿计的晶体管都是在硅晶圆上用光刻机光刻或者蚀刻上去的，之后还要以类似的方法做上相应的电路和连线，从而才能保证晶体管的正常通电工作。当然，为了保证晶体管布局的准确无误，在芯片制造之前就必须把图纸或者电子图设计好，这往往需要相当长的时间，也需要经过多次验证和试产阶段，只有准确无误的将复杂无比的电路给到一颗颗晶体管上面，并且能保证正常工作才可以开始投产制造。

虽说半导体芯片的制造工艺不断升级，但是晶体管本身的大小并没有明显变化，在大约10多年以前，晶体管大都是以2D平面式布局在芯片当中，但是自从2011年英特尔推出3D晶体管层叠结构以来，晶体管便能以层级堆叠的形式排列起来，这样就大大增加了晶体管密度，同时借助更先进的制造工艺，晶体管之间的间距也变得更小，这样在同样大小的芯片中才能获得更高的性能或更低的功耗，半导体芯片这么多年也都是按照这样的理念发展的。

具我所知是光刻或蚀刻上去的，并非安装上去的，直接在硅片上刻，比如2极管，刻个2个长方形硅，中间在添加点硼或其它材料变成一个pN结，然后许许多的这样的二极三极管连起来组成逻辑运算单元，如非门、与门，与非门等，然后很多很多逻辑单元在组合成有各种功能的单元。总之对工艺要求很高，各元器件都是纳米极的。

---