半导体工艺流程中的前段(F)后段(B)一般是如何划分的,为何要这样划分?

半导体工艺流程中的前段(F)后段(B)一般是如何划分的,为何要这样划分?,第1张

芯片的制造过程可概分为晶圆处理工序(WaferFabrication)、晶圆针测工序(WaferProbe)、构装工序(Packaging)。

测试工序(InitialTestandFinalTest)等几个步骤。其中晶圆处理工序和晶圆针测工序为前段(FrontEnd)工序,而构装工序、测试工序为后段(BackEnd)工序。

按照其制造技术可分为分立器件半导体、光电半导体、逻辑IC、模拟IC、存储器等大类,一般来说这些还会被再分成小类。

此外,IC除了在制造技术上的分类以外,还有以应用领域、设计方法等进行分类,最近虽然不常用。

但还有按照IC、LSI、VLSI(超大LSI)及其规模进行分类的方法。此外,还有按照其所处理的信号,可以分成模拟、数字、模拟数字混成及功能进行分类的方法。

晶圆处理工序:本工序的主要工作是在晶圆上制作电路及电子元件(如晶体管、电容、逻辑开关等),其处理程序通常与产品种类和所使用的技术有关。

但一般基本步骤是先将晶圆适当清洗,再在其表面进行氧化及化学气相沉积,然后进行涂膜、曝光、显影、蚀刻、离子植入、金属溅镀等反复步骤,最终在晶圆上完成数层电路及元件加工与制作。

扩展资料:

(1)元素半导体。元素半导体是指单一元素构成的半导体,其中对硅、锡的研究比较早。它是由相同元素组成的具有半导体特性的固体材料,容易受到微量杂质和外界条件的影响而发生变化。目前,只有硅、锗性能好,运用的比较广,硒在电子照明和光电领域中应用。

硅在半导体工业中运用的多,这主要受到二氧化硅的影响,能够在器件制作上形成掩膜,能够提高半导体器件的稳定性,利于自动化工业生产。

(2)无机合成物半导体。无机合成物主要是通过单一元素构成半导体材料,当然也有多种元素构成的半导体材料,主要的半导体性质有I族与V、VI、VII族;II族与IV、V、VI、VII族;III族与V、VI族;IV族与IV、VI族。V族与VI族;

VI族与VI族的结合化合物,但受到元素的特性和制作方式的影响,不是所有的化合物都能够符合半导体材料的要求。这一半导体主要运用到高速器件中,InP制造的晶体管的速度比其他材料都高,主要运用到光电集成电路、抗核辐射器件中。对于导电率高的材料,主要用于LED等方面。

参考资料来源:百度百科-半导体

集成电路或称微电路、微芯片晶片/芯片(在电子学中是一种把电路(主要包括半导体设备,也包括被动组件等)小型化的方式,并时常制造在半导体晶圆表面上。半导体集成电路工艺,包括以下步骤,并重复使用:1. 光刻2. 刻蚀3. 薄膜(化学气相沉积或物理气相沉积)4. 掺杂(热扩散或离子注入)5. 化学机械平坦化CMP使用单晶硅晶圆(或III-V族,如砷化镓)用作基层,然后使用光刻、掺杂、CMP等技术制成MOSFET或BJT等组件,再利用薄膜和CMP技术制成导线,如此便完成芯片制作。因产品性能需求及成本考量,导线可分为铝工艺(以溅镀为主)和铜工艺(以电镀为主参见Damascene)。主要的工艺技术可以分为以下几大类:黄光微影、刻蚀、扩散、薄膜、平坦化制成、金属化制成。IC由很多重叠的层组成,每层由影像技术定义,通常用不同的颜色表示。一些层标明在哪里不同的掺杂剂扩散进基层(成为扩散层),一些定义哪里额外的离子灌输(灌输层),一些定义导体(多晶硅或金属层),一些定义传导层之间的连接(过孔或接触层)。所有的组件由这些层的特定组合构成。1. 在一个自排列(CMOS)过程中,所有门层(多晶硅或金属)穿过扩散层的地方形成晶体管。2. 电阻结构,电阻结构的长宽比,结合表面电阻系数,决定电阻。3. 电容结构,由于尺寸限制,在IC上只能产生很小的电容。4. 更为少见的电感结构,可以制作芯片载电感或由回旋器模拟。因为CMOS设备只引导电流在逻辑门之间转换,CMOS设备比双极型组件(如双极性晶体管)消耗的电流少很多,也是现在主流的组件。透过电路的设计,将多颗的晶体管管画在硅晶圆上,就可以画出不同作用的集成电路。 随机存取存储器是最常见类型的集成电路,所以密度最高的设备是存储器,但即使是微处理器上也有存储器。尽管结构非常复杂-几十年来芯片宽度一直减少-但集成电路的层依然比宽度薄很多。组件层的制作非常像照相过程。虽然可见光谱中的光波不能用来曝光组件层,因为他们太大了。高频光子(通常是紫外线)被用来创造每层的图案。因为每个特征都非常小,对于一个正在调试制造过程的过程工程师来说,电子显微镜是必要工具。在使用自动测试设备(ATE)包装前,每个设备都要进行测试。测试过程称为晶圆测试或晶圆探通。晶圆被切割成矩形块,每个被称为晶片(“die”)。每个好的die被焊在“pads”上的铝线或金线,连接到封装内,pads通常在die的边上。封装之后,设备在晶圆探通中使用的相同或相似的ATE上进行终检。测试成本可以达到低成本产品的制造成本的25%,但是对于低产出,大型和/或高成本的设备,可以忽略不计。


欢迎分享,转载请注明来源:内存溢出

原文地址: http://outofmemory.cn/dianzi/7476419.html

(0)
打赏 微信扫一扫 微信扫一扫 支付宝扫一扫 支付宝扫一扫
上一篇 2023-04-06
下一篇 2023-04-06

发表评论

登录后才能评论

评论列表(0条)

保存