电磁波会不会对半导体芯片造成影响

这要看电磁波的强度了。由于半导体芯片内部的芯线间距非常接近，最新的17nm技术，芯线的间距是数十纳米（1纳米=百万分之1毫米）。并列两芯线之间的稍微的（开路）电势差（数毫伏量级）都可能造成击穿。高频电磁波会在金属导体上感应出电势能，作为导体的平行芯线之间就会产生电势差。但电磁波的场强足够大时，就会感应出足够击穿击穿两芯线的电势能，就会使半导体芯片受到不可修复的损害。

等效于「IEC61000-4-5 Electromagnetic compatibility—Testing and measurement techniquess—Surge immunity test」的「GB/T 17626.5电磁兼容试验和测量技术-浪涌(冲击)抗扰度试验」规定了对由于开关和雷电瞬变过电压引起的单极性浪涌(冲击)的抗扰度要求、试验方法和推荐的试验等级，同时规定了几个与不同环境和安装状态的试验等级。此项试验就是要评价EUT(DUT)在规定的工作条件下，对于由开关或雷电作用所产生的有一定危害电平的浪涌(冲击)电压的反应和耐受能力。

关于半导体芯片抗反向浪涌试验，基多年之发展，已由开始阶段的“反向过电压冲击”逐渐进展到“反向过电流冲击”、“反向功率冲击”并发展到目前的“非重复雪崩能量”、“重复雪崩耐量(规定瞬态脉冲宽度)”。说明了半导体芯片抗浪涌耐量的提升，现已普遍在SBD、SFD、FRED等制品上得到应用。

---