半导体集成电路的制备工艺包括哪些步骤

IC的制备工艺相对复杂一点，但跟基本的晶体管、MOS工艺等差不多的。NPN管为例硅外延平面管的结构主要工艺流程:(1) 切,磨,抛衬底(2)外延(3)一次氧化(4)基区光刻(5)硼扩散/硼注入,退火(6)发射区光刻(7)磷扩散(磷再扩)(8)低氧(9)刻引线孔 (10)蒸铝(11)铝反刻(12)合金化 (13)CVD(14)压点光刻(15)烘焙(16)机减(17)抛光(18)蒸金(19)金合金(20)中测.

集成电路或称微电路、微芯片晶片/芯片（在电子学中是一种把电路（主要包括半导体设备，也包括被动组件等）小型化的方式，并时常制造在半导体晶圆表面上。半导体集成电路工艺，包括以下步骤，并重复使用：1. 光刻2. 刻蚀3. 薄膜(化学气相沉积或物理气相沉积）4. 掺杂（热扩散或离子注入）5. 化学机械平坦化CMP使用单晶硅晶圆（或III-V族，如砷化镓）用作基层，然后使用光刻、掺杂、CMP等技术制成MOSFET或BJT等组件，再利用薄膜和CMP技术制成导线，如此便完成芯片制作。因产品性能需求及成本考量，导线可分为铝工艺（以溅镀为主）和铜工艺（以电镀为主参见Damascene）。主要的工艺技术可以分为以下几大类：黄光微影、刻蚀、扩散、薄膜、平坦化制成、金属化制成。IC由很多重叠的层组成，每层由影像技术定义，通常用不同的颜色表示。一些层标明在哪里不同的掺杂剂扩散进基层（成为扩散层），一些定义哪里额外的离子灌输（灌输层），一些定义导体（多晶硅或金属层），一些定义传导层之间的连接（过孔或接触层）。所有的组件由这些层的特定组合构成。1. 在一个自排列（CMOS）过程中，所有门层（多晶硅或金属）穿过扩散层的地方形成晶体管。2. 电阻结构，电阻结构的长宽比，结合表面电阻系数，决定电阻。3. 电容结构，由于尺寸限制，在IC上只能产生很小的电容。4. 更为少见的电感结构，可以制作芯片载电感或由回旋器模拟。因为CMOS设备只引导电流在逻辑门之间转换，CMOS设备比双极型组件（如双极性晶体管）消耗的电流少很多，也是现在主流的组件。透过电路的设计，将多颗的晶体管管画在硅晶圆上，就可以画出不同作用的集成电路。 随机存取存储器是最常见类型的集成电路，所以密度最高的设备是存储器，但即使是微处理器上也有存储器。尽管结构非常复杂－几十年来芯片宽度一直减少－但集成电路的层依然比宽度薄很多。组件层的制作非常像照相过程。虽然可见光谱中的光波不能用来曝光组件层，因为他们太大了。高频光子（通常是紫外线）被用来创造每层的图案。因为每个特征都非常小，对于一个正在调试制造过程的过程工程师来说，电子显微镜是必要工具。在使用自动测试设备（ATE）包装前，每个设备都要进行测试。测试过程称为晶圆测试或晶圆探通。晶圆被切割成矩形块，每个被称为晶片（“die”）。每个好的die被焊在“pads”上的铝线或金线，连接到封装内，pads通常在die的边上。封装之后，设备在晶圆探通中使用的相同或相似的ATE上进行终检。测试成本可以达到低成本产品的制造成本的25％，但是对于低产出，大型和/或高成本的设备，可以忽略不计。

集成电路工艺主要分为半导体集成电路、膜集成电路和混合集成电路3类。

半导体集成电路是采用半导体工艺技术，在硅基片上制作包括电阻、电容、三极管、二极管等元器件的集成电路；膜集成电路是在玻璃或陶瓷片等绝缘物体上，以“膜”的形式制作电阻、电容等无源元件的集成电路。

无源元件的数值范围可以做得很宽，精度可以做得很高。技术水平尚无法用“膜”的形式制作晶体二极管、三极管等有源器件，因而膜集成电路的应用范围受到很大的限制。在实际应用中，多半是在无源膜电路上外加半导体集成电路或分立元件的二极管、三极管等有源器件，使之构成一个整体，这就是混合集成电路。

根据膜的厚薄不同，膜集成电路又分为厚膜集成电路（膜厚为1～10μm）和薄膜集成电路（膜厚为1μm以下）两种。在家电维修和一般性电子制作过程中遇到的主要是半导体集成电路、厚膜电路及少量的混合集成电路。

扩展资料：

1、按用途分类

集成电路按用途可分为电视机用集成电路、音响用集成电路、影碟机用集成电路、录像机用集成电路、电脑（微机）用集成电路、电子琴用集成电路、通信用集成电路、照相机用集成电路、遥控集成电路、语言集成电路、报警器用集成电路及各种专用集成电路。

2、按应用领域分类

集成电路按应用领域可分为标准通用集成电路和专用集成电路。

3、按外形分类

集成电路按外形可分为圆形（金属外壳晶体管封装型，一般适合用于大功率）、扁平型（稳定性好，体积小）和双列直插型。

---