7nm 制程工艺到底指什么？

姓名：李沈轩    学号：20181214373    学院：广研院

【原文链接】 7nm 制程工艺到底指什么？ - 知乎 (zhihu.com)

【嵌牛导读】本文介绍了什么是7nm制程工艺

【嵌牛鼻子】7nm制程工艺

【嵌牛提问】7nm 制程工艺到底指什么？

【嵌牛正文】

随着消费电子产品市场的火热，就算是科技小白，对于7nm 制程工艺这个词也是有所耳闻的，那么7nm 制程工艺到底指的是什么呢 ？

学过半导体器件物理或者微电子相关专业的同学，应该知道，几nm 工艺制程指的是MOS 晶体管的源和漏的距离，也就是Gate Length

Gate Length 确实是决定MOSFET 的关键尺寸，制程节点以0.7倍的速度减小，单位面积芯片上晶体管数量以2倍的速度增加。下图中可以看到Gate length的缩小进程，1990年以前Gate length 的减小几乎完全线性，1990年以后减小速度更快，0.72x/gen, 并且不再完全线性。

所以，用Gate length 来定义制程工艺节点是合理的也是有意义的，那么制程节点命名和实际Gate length 真的是一致的吗？

答案并不是，从0.35um 制程工艺以后，制程工艺节点和Gate length 以及half pitch 就已经不再完全相符，只是工艺节点和Gate length 都是同步的减小，晶体管的密度同步的增加，而且Gate length 一直都比工艺节点小，所以认为工艺节点的减小就是Gate length 的减小也是可以的，工艺节点可以很好地用来衡量工艺的先进程度。

但是，这种状况在22nm 以下制程时开始变得眼花缭乱，由于3D立体结构FINFET的出现以及各厂商的营销宣传，英特尔以外的厂商在工艺制程的命名上用尽心机，三星和台积电也就是在此时完成了名义上对英特尔的超越。

例如在14nm 工艺节点上，英特尔的14nm比其他厂商的14nm/16nm 在任何维度上都要优越不少，但是并不妨碍其他厂商在商业上取得巨大回报，尝到甜头后的其他厂商在后续工艺节点命名宣传上愈发不可收拾，工艺制程节点开始失去其应有的意义。

面对这种混乱状况，时任英特尔工艺架构和集成总监的Mark Bohr 还一度公开为自家产品打抱不平，声称英特尔10nm工艺的栅极间距是54nm，是同时代10nm最强。

此外，他还发表了一篇名为“让我们清理半导体工艺命名的混乱”的文章。在这篇文章中，Bohr直指业界在半导体工艺命名上的混乱状态，并给出了一个衡量半导体工艺水平的公式。显然，这里针对的就是三星和台积电。

由于制程工艺衡量的混乱，各厂商工艺制程数字已经不能完全衡量制程水平了，也就有了各种不同工艺制程间性能的争议的口水战：

突破常理?研发4年,英特尔的10nm芯片工艺,比台积电的7nm还要强www.baidu.com

在这场争端中，台积电和三星确实有些胜之不武，但是凭借在营销和研发上的双双发力，在后续的先进制程工艺水平上还是完成了对英特尔的实际反超，英特尔也收获了“牙膏厂”的称号。

至此，关于工艺制程的命名有了一个比较明确的定义：

The term " ？ nm" is simply a commercial name for a generation of a certain size and its technology, as opposed to gate length or half pitch.

也就是“几nm”制程工艺仅仅只是一个代表某种特定尺寸和技术的商业名称，并不指代实际的 Gate length 或者 half pitch。

类似于中国白酒行业的年份酒，比如5年、10年、30年这样的年份标注，并不是真实窖藏时间，只是一种标识。

FINFET 让晶体管从平面转向了3D立体结构，也就需要更多的参数来衡量晶体管的特征尺寸。

比如 Fin 的高度，Fin 的宽度，Fin 间距 （Fin Pitch），Gate length，Gate width

此外，业界对于工艺节点的描述又用到了两个特征尺寸，Gate pitch（栅极间距）和Interconnect pitch（内连接间距，最小金属间距MMP，M1 pitch，即第一个金属层的pitch 尺寸，第一个金属层是金属层中尺寸最小的），这两个尺寸围成的方框可以用来衡量一个晶体管的面积（但是方框区域并非就是一个晶体管区域面积），方框面积越小，晶体管的密度也就可以做得越高。

比如上图中，台积电的7nm 制程工艺，Gate pitch 是57nm，Interconnect pitch 是40nm不难注意到，英特尔的10nm 制程工艺的 Gate pitch/ Interconnect pitch和台积电的7nm 工艺是差不多的，这也是最终两者的晶体管密度和性能差不多的原因。所以台积电的7nm 制程和英特尔的10nm 制程其实是对等的产品，而不是两代产品的差异，由于命名的差异让台积电的7nm 工艺更加引人瞩目。

下图是 Gate Pitch 和Metal pitch 的示意图，Metal pitch的大小并不是一个完整晶体管的实际高度。

了解完7nm 制程的特征尺寸，看起来其实7nm 制程工艺并没有我们想象的那么小，甚至和7nm这个长度完全没有什么关系，那么7nm 制程工艺的晶体管中就没有特征尺寸在7nm 左右的位置吗？

答案是：还真有。

以下是各厂商7nm 制程工艺的特征尺寸和一些工艺参数，我们可以发现其中有两个比较小的特征尺寸，一个是Fin的宽度只有6nm, 另一个是 Gate length 在8~10nm

那么7nm 是不是指Fin 的宽度呢？其实早在22nm Finfet 制程工艺的时候，Fin 的宽度就已经做到了8nm，但是由于实际每一个晶体管包含多个Fin, 所以Fin 的宽度并不能作为衡量晶体管密度的特征参数；Gate length也是，Gate length虽然很小，但是如果Gate 间距很大，单位面积可以容纳的晶体管数目依然很少。

下图是实际Finfet 中Fin 的TEM图片，Fin 的顶端宽度约为8nm：

7nm 制程工艺仅仅只是一个代表某种特定尺寸和技术的商业名称，并不指代实际的 Gate length 或者 half pitch。每个厂商对于7nm 制程工艺都有不同的Gate pitch 和 Interconnect pitch的定义设计，不同厂商相同制程工艺的产品也不完全具有可比性。

最近的一种声音不可取，言必称台积电和三星纷纷在中国大陆布局28nm工艺制程的芯片工厂，其目的就是为了击败中国本土芯片企业，帮助美国实施对于中国芯片的全面控制。 从企业战略层面，台积电和三星这两大巨头企业为何要助力美国、限制中国？其实，无论台积电还是三星，谁也不能丢掉中美两国的市场，谁也丢不起中美两国的市场，或许这才是现实。

为何高端芯片在美国建厂、中低端芯片在中国建厂？

这是目前中美博弈比较厉害的芯片半导体领域，如果时间再往前推，即便当下，有多少企业愿意拿出自己的“看家本领”在中国建设最先进的工厂？当年的家电好好，后来的 汽车 也好，即便当年的日化和饮料企业，宝洁、汉高、联合利华、可口可乐等公司，进军中国市场的头些年，也不是他们最先进的工厂。何况芯片呢？

至少外界一个普遍的共识就是，如果能够有替代性的选择，中国还不是一些高 科技 企业建设顶级工厂的理想选择，这就如同我们认知欧洲、东南亚、印度、巴西一样，如果你想在海外投资两家工厂，一个是高 科技 高端产品，另一个是普通的高 科技 消费品，恐怕第一个工厂你会想到欧洲，而第二个工厂你会想到东南亚、印度和巴西等地。这种固有的思维，包括欧美式的西方思维，在当下的世界仍然普遍存在，即便那些远不如中国的小国和地区的人们，仍然按照美国、欧洲、中国这样的排序来思维，这种固有的傲慢和偏见并不会随着中国经济总量的变化而消失。

如果你理解了上面的道理，你就能够理解，为什么那么多服装鞋帽消费品企业宁可得罪中国，也要宣布不购买我们的棉花？为什么印度疫情爆发，我们第一个表示援助并援助到位的情况下，莫迪率先感谢的却是美国方面的口头援助？

换个角度来思考，如果我们自己拥有高端芯片工厂，那么，台积电、三星是不是就会来大陆建设顶级芯片工厂呢？一定是这样。因为，从企业竞争的角度来说，当一个行业的领导者，只要出现竞争对手的地方，它一定会寻求在这个竞争对手面前保持住自己的领导者地位。当你是企业的高管来做战略决策时，一定是力求保持竞争优势的同时并获取最大的市场份额。

因此，当我们自己的芯片工厂没有崛起之前，无论台积电、三星在哪里建设工厂，在当今全球化的背景下，竞争都会存在。不是台积电和三星把28nm工艺制程的芯片工厂建在印度、越南，我国的芯片企业就会避开三星、台积电的竞争，完全不是这个道理。

美国的芯片制造算盘打的是英特尔，而不是三星和台积电

当今世界，世界上最大的两大芯片需求市场为中国和美国，由于特朗普时期导致的芯片半导体产业秩序混乱，这两大芯片市场都不同程度地受到芯片短缺的影响。而三星和台积电至少到目前为止，实质上它们都不“属于”这两个市场的自主可控，大家应该明白。

因此，美国也好，中国也好，两国的芯片半导体产业战略已经非常清晰，就是要在未来5-10年当中实现芯片产品的自主可控产业链。现在从芯片“卡脖子”的角度来考虑，美国和中国都受制于芯片制造，两国未来也必然要发展芯片制造，美国有英特尔，中国有中芯国际，这已经是明牌。

如果此时，三星和台积电不能够做出有利于自己企业发展的战略选择，恐怕5-10年之后，它们将面临中国和美国两大自主可控的芯片半导体产业链的竞争，如果它们到那时，它们不能够融入这两大产业链体系，它们恐怕将失去市场、失去未来。

芯片半导体产业的竞争是残酷的，别看现在表面上出现芯片短缺的局面，这只是暂时的短缺，而从芯片半导体产业全球布局来看，用不上三年，芯片半导体产业将出现完全过剩的局面，抗不住成本压力的企业恐将面临灾难性的后果。要知道，曾经雄霸全球的日本家电，曾经不可一世的美国 汽车 ，不都是在激烈的成本竞争中败下阵来的吗？

摩尔定律失灵，三星和台积电能否如期换道？

目前来看，无论是美国还是中国，其各自自主可控企业攻克7nm5nm/3nm工艺制程芯片制造只是时间问题，而三星和台积电想要在此基建之上更进一步，恐将难上加难，它们的技术会进入到分数时代吗？1/2、1/3nm？这样的技术到底存不存在？

然而，很多科学家认为，7nm工艺制程的芯片制造即为摩尔定律的天花板，接下来便是进入到第三代半导体时代，甚至进入到量子芯片时代，无疑相对于中国和美国这两大科研巨头来说，三星和台积电所拥有的科研能力还是小巫见大巫。可以预见，在芯片半导体产业创新或者跨越式发展的科研上面，未来领先的一定是中国或美国其中之一，显然不会是三星和台积电。

柯达在胶卷相机换道到数码相机时，倒下了。诺基亚在普通手机向智能手机换道时，倒下了。巨头企业，有时候强大到无人能及，有时也强大到脆弱不堪，当一个产业面临换道或超级技术变革时，巨头往往因为背着沉重的 历史 包袱而脆弱不堪，相反往往是那些看似处于绝境的企业奋力一搏，便就此赢下整个未来。

因此，我相信，三星和台积电两家芯片制造巨头企业，一定是从企业战略的角度来思考其全球化布局，它们打压竞争对于也一定是从竞争的角度出发。

任何的市场竞争都要有“撒马过来”勇气，担忧害怕，狼就不来了？

6月30日消息，据国外媒体报道，在2015年为苹果代工的A9芯片在iPhone 6s上的续航能力不及台积电所生产芯片一事出现之后，三星就再也未能获得苹果A系列处理器的代工订单，苹果的订单也就全部交给了台积电，三星随后在芯片制程工艺和良品率方面，也始终不及台积电，在芯片代工商市场的份额也远不及台积电。

但在芯片制程工艺及代工市场连续多年落后台积电的三星，并不甘于落后，在7nm和5nm制程工艺未能先于台积电量产之后，他们把目标放在了更先进的3nm制程工艺上。去年就曾有消息称，为了在3nm工艺上领先台积电，三星修改了芯片工艺路线图，跳过4nm工艺，由5nm直接提升到3nm。

而外媒的报道显示，力求在3nm制程工艺方面领先台积电的三星，目前也传出了好消息，他们的3nm制程工艺已成功流片。

外媒在报道中，并未提及三星3nm制程工艺流片的具体时间，但成功流片，也就意味着这一制程工艺距离量产又更近了一步。

不同于台积电在3nm工艺上继续使用的成熟的鳍式场效应晶体管技术（FinFET），三星的3nm工艺，采用的是全环绕栅极晶体管（GAA）技术，这也就需要不同的设计和验证平台。

外媒在报道中也提到，三星3nm工艺，采用的是Synopsys公司的Fusion设计平台，三星3nm制程工艺成功流片，是两家公司广泛合作的成果，也将加速这一工艺的量产。

---