为什么说7nm工艺对半导体来说是个大挑战

尺寸缩小，相应光刻的工艺就要提升，比如曝光机用光源就要换成电子束或者波长更短的射线来保证不会产生干涉、衍射现象对图形的影响。

而且当尺寸缩小到一定程度时，更小的尺寸只会出现在实验室里，而不具有商业价值了。因为尺寸缩小带来的集成度的提高所产生的收益已经不足以抵消提高工艺所需的成本了。除非是特殊需要，比如军用要求高速高可靠不计成本，一般的企业是不会去研究深纳米工艺的。

ISPD是全球下一代半导体设计师荟萃的年会。半导体缩微过去通常可实现更小、更快的芯片，因为时钟速度和电源电压分别直接与器件尺寸成反比。不幸的是，由于原子尺度问题带来的电路和物理设计限制（比如由超薄栅氧化物导致的晶体管漏电流），在过去的几代工艺技术，时钟速度和电源电压的变化很小。人们采取了许多治标不治本的措施，如更厚的高k电介质。但这些举措只是拖延了对根本问题的解决，直到面对14纳米节点已无计可施，IBM的杰出工程师 James Warnock在其《14纳米技术节点面临的电路和物理设计挑战》一文中表示。“14纳米节点给设计师带来了许多挑战，因为前几代已经推迟了通过缩微解决问题的这一尝试，” Warnock说，“结果是近似（Nearish），最终将取决于经济因素，但在14纳米，单独依靠缩微，没办法再获得更高性能。”Warnock 称，缩微的最大问题是晶体管漏电流的一直增加，在以前节点，设计师使用较陡的亚阈值斜坡来缓解这一问题，最近的手段是采用高k电介质。在光刻技术中，通过双重图形（Double Patterning）弥补缺乏商用远紫外线光刻技术（EUV）的缺憾。但在14纳米，上述权宜之计都没用，Warnock说。图：多栅极3DFinFET将在实现14纳米工艺技术节点中扮演重要角色，IBM的研究科学家James Warnock称。资料来源：IBM “为解决漏电流问题，多栅极3DFinFET已经出现在22纳米（英特尔），而其它芯片制造商也在迅速采用，”Warnock说，“FinFET器件与生俱来地具有更陡峭的阈值斜坡和更优良的随机掺杂波动（RDF）指标，但它也引入新的变异源 ——例如鳍（Fin）的宽度和高度变异。”3D 需要多重图形（Multi-patterning）是平版印刷受到的新限制，为此，也需要新工具以支持兼容标准库的FinFET架构的协同设计。较高的 RC延迟也给自动布线器在识别和优化不会缩微到14nm的线平面和过孔时带来显著压力。随着电流密度在 “热”线上的增加，新工具还需要缓解电迁移问题，以确保在14nm，芯片的寿命不会受到不利影响。

7nm不是工艺极限，而是物理极限。要做个小于7nm的器件并不难，大不了用ebeam lith。但是Si晶体管小于7nm，隔不了几层原子，遂穿导致漏电问题就无法忽略，做出来也没法用。

芯片上集成了太多太多的晶体管，晶体管的栅极控制着电流能不能从源极流向漏极，晶体管的源极和漏极之间基于硅元素连接。随着晶体管的尺寸逐步缩小，源极和漏极之间的沟道也会随之缩短，当沟道缩短到一定程度时，量子隧穿效应就会变得更加容易。

晶体管便失去了开关的作用，逻辑电路也就不复存在了。2016年的时候，有媒体在网络上发布一篇文章称，“厂商在采用现有硅材料芯片的情况下，晶体管的栅长一旦低于7nm、晶体管中的电子就很容易产生量子隧穿效应，这会给芯片制造商带来巨大的挑战”。所以，7nm工艺很可能，而非一定是硅芯片工艺的物理极限。

现在半导体工业上肯定是优先修改结构，但是理论上60mV/decade这个极限是目前半导体无法越过的。真正的下一代半导体肯定和现在的半导体有着完全不同的工作原理，无论是TFET还是MIFET或者是别的什么原理，肯定会取代目前的半导体原理。

扩展资料

难点以及所存在的问题

半导体制冷技术的难点半导体制冷的过程中会涉及到很多的参数，任何一个参数对冷却效果都会产生影响。实验室研究中，由于难以满足规定的噪声，就需要对实验室环境进行研究。半导体制冷技术是基于粒子效应的制冷技术，具有可逆性。所以，在制冷技术的应用过程中，冷热端就会产生很大的温差，对制冷效果必然会产生。

其一，半导体材料的优质系数不能够根据需要得到进一 步的提升，这就必然会对半导体制冷技术的应用造成影响。

其二，对冷端散热系统和热端散热系统进行优化设计，依然处于理论阶段，没有在应用中更好地发挥作用，这就导致半导体制冷技术不能够根据应用需要予以提升。

其三，半导体制冷技术对于其他领域以及相关领域的应用存在局限性，所以，半导体制冷技术使用很少，对于半导体制冷技术的研究没有从应用的角度出发，就难以在技术上扩展。

其四，市场经济环境中，科学技术的发展，半导体制冷技术要获得发展，需要考虑多方面的问题。重视半导体制冷技术的应用，还要考虑各种影响因素，使得该技术更好地发挥作用。

---