观看这篇文章的大部分读者应该是近期打算入职半导体行业的朋友，这两年国内半导体行业发展对于半导体行业的工程师来说是一件好事，我身边的朋友都比较喜欢把半导体行业和当年的计算机行业相比，未来发展前景很大。半导体行业相比计算机行业有一个优势，那就是半导体相关的知识其实很难从学校里学习到（特别是制程方面），换而言之这个行业不会被新人挤掉，工程师工作经验越丰富，工作能力也就越强，是个可以长久吃下去的饭碗。
从半导体芯片生产的全过程来说，首先呢是会有一些公司生产晶圆，晶圆是半导体芯片生产的“地基”，有一种公司是将沙子制造成晶圆。有了晶圆之后，之后是将芯片的设计图盖到晶片上。这类公司国内目前岗位空缺很大，我之前也是在这种公司上班，这里可以和大家详细的讲解一下这类公司的职员推荐。
先说说fab里的生态，比较底层的工程师是设备工程师，这类工程师主要和设备打交道，主要的工作内容是对机台进行日常的维护，会有大量的时间在生产线上，半导体生产线需要很高的无尘条件，所以设备工程师常年穿着那种实验室的无尘服，之前听过一个朋友无尘服过敏！！此外在维护机台的时候会和一些化学试剂接触，有接触危险化学试剂的可能，不太推荐这种岗位，工作强度很大，机台故障可能随时被拉回公司维护，听说之前厂里有一个朋友喝完酒被拉回公司做维护，结果吐到机台里面了。未来的职业规划能可以往下游设备厂商那边去，工作会轻松一点，其次呢是往制程工程师转职。
制程工程师在fab厂里会根据制程的特性划分，比如蚀刻的晶片制程会有一个蚀刻制程部门，去制程工程师那边工作强度看部门的，也看厂，有些芯片的制作工艺对离子注入敏感度很高，那离子注入部门就很忙，不过正常来说蚀刻部门算是最倒霉的，因为蚀刻是一锤子买卖，很容易出问题。这类工程师比较好的职业规划有新制程导入岗位，其他fab的制程工程师，厂商等，基本是平级或者往下游跳槽。
一个fab里比较重要的两个部门是PIE 和 YED，分别是制程整合和良率提升。
对于比较先进的芯片制造工艺，PIE算是一个厂的心脏，话语权很大，对于新入行的朋友这个部门是比较推荐的（特别是先进制程公司），可以学习到很多东西，这里不细说，后面在写一篇文章介绍这个职位的工作内容。不过可以简单的说这个职位可以学习到一个fab厂的所有东西（皮毛的那种），工作能力强点的同事可以兼做YED PES的工作，所以后续的职业规划就很广泛，基本上半导体行业的岗位都可以跳槽，比如产品工程师（fab或者desing house的产品工程师都不错），SQE，contact window等等，年轻好学一点的也有机会去做设计工程师。YED 其实和PIE类似，看fab厂里生态，有些厂制程比较稳定，晶片的良率问题基本是来自defect，那种fab YED的话语权就比较大。PES算是做更多客户那边数据的分析，可以考虑往上游客户跳槽。
我个人认为fab厂的岗位性价比比较高的算是PIE YED，工作压力会稍微比设备和制程工程师轻松一些，不建议刚入职直接去PES，PES这个岗位我个人是觉得有一点PIE的经验再转过去比较好一些。
后面会再写一写fab厂里的工作状态，入职面试技巧之类的内容。
写作不易，欢迎点赞打赏～～～哈哈·～
衬底与外延片晶圆片的关系：
晶圆制备包括衬底制备和外延工艺两大环节。
衬底（substrate）是由半导体单晶材料制造而成的晶圆片，衬底可以直接进入晶圆制造环节生产半导体器件，也可以进行外延工艺加工生产外延片。
外延（epitaxy）是指在单晶衬底上生长一层新单晶的过程，新单晶可以与衬底为同一材料，也可以是不同材料。
外延是半导体工艺当中的一种。在bipolar工艺中，硅片最底层是P型衬底硅（有的加点埋层）；然后在衬底上生长一层单晶硅，这层单晶硅称为外延层。
再后来在外延层上注入基区、发射区等等。最后基本形成纵向NPN管结构：外延层在其中是集电区，外延上面有基区和发射区。外延片就是在衬底上做好外延层的硅片。因有些厂只做外延之后的工艺生产，所以他们买别人做好外延工艺的外延片来接着做后续工艺。
产品简介：
半导体制造商主要用抛光Si片（PW）和外延Si片作为IC的原材料。20世纪80年代早期开始使用外延片，它具有标准PW所不具有的某些电学特性并消除了许多在晶体生长和其后的晶片加工中所引入的表面/近表面缺陷。
历史上，外延片是由Si片制造商生产并自用，在IC中用量不大，它需要在单晶Si片表面上沉积一薄的单晶Si层。一般外延层的厚度为2～20μm，而衬底Si厚度为610μm（150mm直径片和725μm（200mm片）。
晶粒在半导体行业中叫做die；晶粒就是块小的IC，上面有通过镭射打上去的电路，就是我们说的集成电路；
集成电路开始需要IC公司设计，然后FAB制作，再针测，然后封装，再成测；
这一系列都属于IC行业啊；
欢迎分享，转载请注明来源：内存溢出
微信扫一扫
支付宝扫一扫
评论列表（0条）