半导体器件中iso区是什么

半导体器件中iso区是浅沟道隔离。能实现高密度的隔离，深亚微米器件和DRAM等高密度存储电路。在器件制作之前进行，热预算小，STI技术工艺步骤类似LOCOS，依次生长SiO2淀积Si3N4涂敷光刻胶，光刻去掉场区的SiO2和Si3N4。利用离子刻蚀在场区形成浅的沟槽。进行场区注入，再用CVD淀积SiO2填充沟槽，用化学机械抛光技术去掉表面的氧化层，使硅片表面平整化。工艺复杂，要回刻或者CMP。

本发明系关于一种设计半导体记忆组件(1)之方法，尤其是DRAM组件，其中该方法包括以下步骤：将被使用于该半导体记忆组件(1)之第一构形之该半导体记忆组件(1)之一模块(2)之一第一布局(2’)之设计；被使用于该半导体记忆组件(1)之第二构形之该半导体记忆组件(1)之一第二模块(2)之一第二布局(2”)之设计；依据该将被使用于该半导体记忆组件(1)之目前构形，该半导体记忆组件(1)之全部布局用之该第一布局(2’)或该第二布局(2”)之使用。

采用浅沟槽隔离代替了以前的LOCOS局部隔离。

外延双井工艺代替单井工艺。

逆向掺杂和环绕掺杂代替了均匀掺杂。

铜互联代替了铝线互联。

硅化物自对准结构。

对NMOS、PMOS分别采用N+,P+硅栅。

浅沟槽隔离就是为了克服LOCOS隔离的一些缺点，譬如：形成的鸟嘴使有源区面积减小，厚的场氧化层要占用较大的面积影响了集成度，且高温氧化会造成硅片损伤和变形。浅沟槽隔离占用的面积小，有利于提高集成度。他减少了高温过程，对硅片有好处。

双阱工艺有利于改善CMOS集成电路的性能，提高可靠性。

逆向掺杂有利于降低表面电场，提高反型载流子的迁移率。

分别采用N+、P+主要是希望在CMOS电路中希望NMOS、PMOS性能对称，有利于获得最佳电路性能。

采用铜互联将减小很多工艺步骤，缩短加工周期，降低工艺成本，采用铜互联的总成本可以比铝线互联减小20%-30%。铜的电阻率比铝低很多，可靠性比铝高，特别是迁移率比铝高了一个数量级。缺点就是铜易于扩散到硅中，会影响器件的性能，铜还会对加工设备造成污染。

以上不够全面，希望对你有一些用处。O(∩_∩)O~

---