PV即物理验证。这部分主要涉及DRC,LVS和ERC检查。这部分也是数字后端工程师必须要熟练掌握的。block level的drc&lvs,我相信工作一两年的小伙伴们都能搞定。一个优秀的数字后端工程师还需要能够较快无误地完成LVS工作。
物理验证也是tape out前的一项重要事项。如果物理验证有错,那芯片生产就会失败。在布局布线工具中,软件只能检查到金属层上的物理违反,而真正的物理验证需要检查到器件底层(base layer)。因此,物理验证需要将金属层和底层金属合并到一起,进行全芯片的drc检查。同时,还需要做全芯片的LVS(版图与原理图一致性检查),ERC(电气规则检查)。确保芯片没有任何物理设计规则违反。物理验证一般在mentor公司的calibre中进行,是业界标准的物理验证工具。
布局布线(PD):布局布线是数字后端中占比最大的工作,主要负责netlist到GDSII的转化过程,步骤包括Floorplan,Place,CTS,Optimize,Route,ECO等,确保自己负责的模块满足时序还有物理制造的要求。同时,需要协同其他工程师,及时提供他们需要的文件,比如def、 spef、网表等,是数字后端中最核心的工作。布局布线对工具的依赖程度较强,而且工具 *** 作相对来说较为复杂。业界较为常用的是cadence的Innovus软件和Synopsys的ICC,掌握这两大工具的使用需要花费一定的时间。
拓展资料:
1.功耗分析(PA):功耗分析也是芯片signoff的重要一大块,随着现在芯片的规模越来越大,功耗在芯片的中的地位也越来越高。功耗分析的两大任务是分析IR drop(电压降)和EM(电迁移),及时将结果反馈给布局布线任务组,让他们及时修改后端设计图,解决设计中潜在的问题。
欢迎分享,转载请注明来源:内存溢出
评论列表(0条)