半导体厂商如何做芯片的出厂测试？

封装之后的测试不熟，有FT、SLT等，具体不详，yield map一类，以前在fab的时候，看到的是结果，具体测法不详，说一下fab芯片制造完成之后的测试吧。

1，出厂必测的WAT，wafer acceptance test，主要是电性能测试，每一类晶体管的参数，电压电容电阻等，每一层金属的电阻，层间的电容等，12寸厂的晶圆抽测9颗样点，均匀分布在整个wafer上，答主熟悉的55nm技术，每一个样点上必测70~120个参数，整片wafer测完约需要10~15分钟，设备主要是安捷伦和东电的；

2，在晶圆制造过程中监测膜厚、线宽等，膜厚是13点，线宽是9点；

3，光学镜头芯片还会测试wafer的翘曲度、整体厚度值，要配合后端芯片的再制备；

4，在测试芯片（非生产性正常检测）的时候，还会测试NBTI、TDDB、GOV等；

5，其他根据芯片特性的测试。

用FN振荡电流的极值，测量电子在薄栅MOS结构的栅氧化层中的平均有效质量方法。利用波的干涉方法来处理电子隧穿势垒的过程，方便地获得了出现极值时外加电压和电子的有效质量之间的分析表达式.我有这方面的一个资料。有效质量并不代表真正的质量，而是代表能带中电子受外力时，外力与加速度的一个比例系数（在准经典近似中，晶体电子在外力F*作用下具有加速度a*，所以参照牛顿第二定律定义的m*=F*/a*称作惯性质量）。

---